三線制同步串行通信控制器接口設計

0 引 言
航天工程領域中，星地通訊等遠距離遙測遙控是嵌入式衛(wèi)星數(shù)管計算機重要功能之一，利用三線制同步串行遙測遙控通道對指令和數(shù)據(jù)進行收發(fā)操作是通信鏈路的重要環(huán)節(jié)。
目前許多處理器芯片都已集成了同步串行接口，但基于三線制同步串行接口的處理器并不多。利用傳統(tǒng)設計方法所實現(xiàn)的三線制同步通信硬件電路接口雖然能滿足一般工程設計要求，但在“低成本、小體積、低功耗和靈活性”設計理念的推動下，傳統(tǒng)設計顯然弊大于利。采用可編程邏輯器件CPLD／FPGA技術，對三線制同步串行通信接口電路進行結構設計與實現(xiàn)，可以大幅度減小系統(tǒng)體積，降低功耗，提高設計的靈活度。同時，還可以在其中增加其他邏輯功能模塊，并能很方便地應用到相關的嵌入式系統(tǒng)中。

1 三線制同步串行通信機理
三線制同步串行通信時，發(fā)送端和接收端必須使用共同的時鐘源才能保持它們之間的準確同步。為達到準確同步的目的，其中一個方法就是采用編碼和解碼的原理，即在發(fā)送端利用編碼器把要發(fā)送的數(shù)據(jù)和發(fā)送時鐘組合在一起，通過傳輸線發(fā)送到接收端，在接收端再用解碼器從數(shù)據(jù)流中分離出接收時鐘。常用的編碼解碼器有曼徹斯特編碼解碼及NRZ-L碼。本文中收發(fā)信號采用的碼型是NRZ-L碼。
三線制同步串行通信主要包括三個信號：采樣信號(也叫幀同步信號)、時鐘信號和串行數(shù)據(jù)信號，其時序邏輯關系如圖1所示。

從圖1可看出，數(shù)據(jù)接收或發(fā)送時，首先幀同步信號先觸發(fā)一個瞬時啟動脈沖，之后保持低電平有效，時鐘信號緊隨其后，數(shù)據(jù)在時鐘信號的上升沿保持穩(wěn)定，并開始采樣和傳輸，每個時鐘周期收發(fā)一位字符數(shù)據(jù)，串行數(shù)據(jù)成批連續(xù)發(fā)送和接收。