基于Virtex5的PCI Express總線接口設(shè)計(jì)
PCI Express是由Intel,Dell,Compaq,IBM,Microsoft等PCI SIG聯(lián)合成立的Arapahoe Work Group共同草擬并推舉成取代PCI總線標(biāo)準(zhǔn)的下一代標(biāo)準(zhǔn)。PCI Express利用串行的連接特點(diǎn)能輕松將數(shù)據(jù)傳輸速度提到一個(gè)很高的頻率,達(dá)到遠(yuǎn)遠(yuǎn)超出PCI總線的傳輸速率。一個(gè)PCI Express連接可以被配置成x1,x2,x4,x8,x12,x16和x32的數(shù)據(jù)帶寬。x1的通道能實(shí)現(xiàn)單向312.5 MB/s(2.5 Gb/s)的傳輸速率。Xilinx公司的Virtex5系列FPGA芯片內(nèi)嵌PCI-ExpressEndpoint Block硬核,為實(shí)現(xiàn)單片可配置PCI-Express總線解決方案提供了可能。
本文引用地址:http://m.butianyuan.cn/article/158011.htm本文在研究PCI-Express接口協(xié)議和PCI-Express Endpoint Block硬核的基礎(chǔ)上,使用Virtex5LXT50 FPGA芯片設(shè)計(jì)PCI Express接口硬件電路,實(shí)現(xiàn)PCI-Express數(shù)據(jù)傳輸。
1 PCI Express的拓?fù)浣Y(jié)構(gòu)
PCI Express是一種能夠應(yīng)用于點(diǎn)設(shè)備、臺(tái)式電腦、工作站、服務(wù)器、嵌入式計(jì)算機(jī)和通信平臺(tái)等所有周邊I/O設(shè)備互連的總線。其拓?fù)浣Y(jié)構(gòu)如圖1所示,其中包含ROOT COMPLEX(RC)、多個(gè)終端(I/O器件)、開關(guān)和PCI Express/PCI橋路,它們通過PCI Express進(jìn)行互聯(lián)。
RC是I/O層次的根部,將CPU/存儲(chǔ)器子系統(tǒng)與I/O相連。RC可以支持一個(gè)或多個(gè)PCI Express端口,例如英特爾芯片組。
開關(guān)定義為多個(gè)虛擬PCI之間的橋路器件的邏輯組,它們使用一種基于地址路由的PCI橋路機(jī)制來傳遞執(zhí)行信息,例如IDT PCI Express開關(guān)。
端點(diǎn)是指能作為PCI Express執(zhí)行的請求者或完成者的那一類器件,可以是PCI Express自身,也可以是一個(gè)非PCI Express器件,例如連接在PCI Express上的圖形控制器。
PCIE總線保留了對于PCI局部總線協(xié)議全部軟件的向下兼容性,即只要是PCIE的卡都可以插到支持PCI的操作系統(tǒng)上使用;在硬件上,兩者不兼容,PCIE取代PCI,PCI-X的并行多路總線結(jié)構(gòu),采用一種串行、點(diǎn)到點(diǎn)的總線連接結(jié)構(gòu),需要的接口更少。
2 Virtex 5 Lxt PCIE Endpoint block
Virtex 5 Lxt PCIE Endpoint block集成了PCIE協(xié)議中的物理層(PHY)、數(shù)據(jù)鏈接層(DLL)和傳輸層(TL),同時(shí)它還實(shí)現(xiàn)了PCI-Express設(shè)備的功能配置寄存器,其結(jié)構(gòu)框圖如圖2所示,包含有以下幾個(gè)接口:時(shí)鐘和復(fù)位接口、配置和狀態(tài)接口、電源管理接口、用戶接口和傳輸層接口。
Virtex 5 Lxt PCIE Endpoint block具有PCI-Express的完整功能,完全符合PCIe基本規(guī)格v1.1版要求,作為FPGA內(nèi)部的硬核,它是可配置的PCIe端點(diǎn)解決方案,大大增加設(shè)計(jì)的靈活性,降低設(shè)計(jì)的RNE費(fèi)用,并且支持1x,2x,4x或8x通道的實(shí)現(xiàn),為系統(tǒng)的功能擴(kuò)張?zhí)峁┝擞行緩?;帶有?nèi)置PCIe端點(diǎn)模塊的Virtex-5 LXT FPGA芯片,能夠被用于任何一種外形的產(chǎn)品設(shè)計(jì),如表1所示。
評論