基于同軸與光纖結(jié)合的2km數(shù)據(jù)傳輸?shù)脑O(shè)計(jì)

摘 要：若采用沒有信號(hào)調(diào)節(jié)功能的LVDS芯片與設(shè)有驅(qū)動(dòng)器預(yù)加重功能和接收器均衡功能的LVDS集成電路構(gòu)成系統(tǒng)傳輸數(shù)據(jù)，電纜的長(zhǎng)度便可最多到數(shù)百米。但這些系統(tǒng)想要進(jìn)行數(shù)十公里長(zhǎng)距離的數(shù)據(jù)傳送，便應(yīng)將LVDS信號(hào)經(jīng)過光模塊轉(zhuǎn)成光信號(hào)來傳輸，并將之與LNDS系統(tǒng)一起搭配使用。采用DS92LV1023和lDS92LV1224型號(hào)的LWDS芯片與驅(qū)動(dòng)芯片CL006和CLCOl4相互配合構(gòu)成LVDS系統(tǒng)，再與光模塊構(gòu)成一個(gè)大系統(tǒng)便能夠傳輸數(shù)十公里的距離。該系統(tǒng)已投入使用，其性能可靠、穩(wěn)定、支持。
關(guān)鍵詞：LVDS芯片：長(zhǎng)距離；同軸電纜：光模塊．

0 引言
隨著各式各樣的接入通信設(shè)備的應(yīng)用，數(shù)據(jù)傳輸的需求急劇增加。設(shè)備的電路系統(tǒng)必須提高傳輸?shù)乃俣龋O(shè)備采用LVDS技術(shù)，使其傳輸速度高達(dá)數(shù)百M(fèi)bps。但是，LVDS的出現(xiàn)只能滿足短距離(不超過幾米)傳輸條件下數(shù)據(jù)高速傳輸?shù)囊?。自適應(yīng)均衡器可自動(dòng)為信號(hào)損耗提供補(bǔ)償，使電纜傳來的串行數(shù)字信號(hào)可以重新恢復(fù)其原有強(qiáng)度。利用這一特點(diǎn)采用高速串行數(shù)字接口(SDI)自適應(yīng)電纜均衡器及電纜驅(qū)動(dòng)器芯片構(gòu)建系統(tǒng)，可以擴(kuò)大LVDS技術(shù)的數(shù)據(jù)傳送范圍到二、三百米。
隨著通信技術(shù)的飛速發(fā)展，光纖通信已成為通信的重要手段。光纖傳輸系統(tǒng)具有容量大，傳輸距離遠(yuǎn)，抗干擾性強(qiáng)等優(yōu)勢(shì)，在通信傳輸方面有著不可替代的地位，目前，單模光纖能以1．2Gbyte／s的速度傳輸20km。綜合以上兩個(gè)特點(diǎn)采用LVDS芯片與光模塊構(gòu)建系統(tǒng)，可以在特殊環(huán)境下擴(kuò)大數(shù)據(jù)傳送范圍，以滿足高速率條件下長(zhǎng)距離傳送的要求。
在導(dǎo)彈上面的電纜網(wǎng)有好幾級(jí)托插件構(gòu)成，如果用光纖接口做托插件的話需要外圍電路，并且光模塊本身體積也很大，由于導(dǎo)彈上的空間有限，所以在導(dǎo)彈上面用光纖不合理。同軸電纜則不存在這樣的問題，它通過標(biāo)準(zhǔn)SMA接插件就可以連接起來，SMA接插件比同軸電纜少粗一點(diǎn)，幾乎不占體積。因此，本文采用的就是高速串行數(shù)字接口(SDI)自適應(yīng)電纜均衡器及電纜驅(qū)動(dòng)器芯片與LVDS芯片搭配構(gòu)成彈上系統(tǒng)，在地面上采用光模塊將LNDS信號(hào)轉(zhuǎn)成光信號(hào)傳輸2km。整個(gè)系統(tǒng)主要完成導(dǎo)彈飛行前的實(shí)時(shí)檢測(cè)過程中的數(shù)據(jù)傳輸。

1 總體方案設(shè)計(jì)
本系統(tǒng)需要完成在100Mbps速度情況下數(shù)據(jù)的傳輸，傳輸距離為2km。并且需要光信號(hào)與電信號(hào)的轉(zhuǎn)換問題。因此，在滿足傳輸速度為100Mbps的條件下，主要考慮的是數(shù)據(jù)的傳輸距離的問題。也就是說，需要解決兩方面的問題：(1)延長(zhǎng)傳輸距離的問題(2)速度匹配問題。圖一為系統(tǒng)原理框圖。其中，導(dǎo)彈上的采編器采集到的數(shù)據(jù)通過LVDS發(fā)送模塊轉(zhuǎn)成串行數(shù)據(jù)，再經(jīng)過50m的同軸電纜傳到地面上的LVDS模塊與光模塊組合而成的模塊，這個(gè)組合模塊是收發(fā)一體的模塊。在地面上通過收發(fā)一體的模塊將電信號(hào)轉(zhuǎn)成光信號(hào)，經(jīng)過2km的光纖傳到控制室，在控制室內(nèi)，又通過光模塊與LVDS模塊，將光信號(hào)轉(zhuǎn)成電平信號(hào)直接給了FPGA模塊與USB模塊。

2 硬件設(shè)計(jì)
如圖一所示，計(jì)算機(jī)與USB模塊通過USB電纜連接，計(jì)算機(jī)發(fā)給USB模塊讀數(shù)命令、啟動(dòng)DS92LV1224工作命令及其他工作命令，USB模塊將命令傳給FPGA模塊，再由FPGA來直接控制LVDS芯片的工作狀態(tài)。由于本系統(tǒng)USB模塊傳給計(jì)算機(jī)的速度最快為140Mbps，可以將100Mbps速度的數(shù)據(jù)適時(shí)的傳到計(jì)算機(jī)里。

3 延長(zhǎng)距離設(shè)計(jì)。
(1)彈上延長(zhǎng)距離設(shè)計(jì)：
LVDS信號(hào)的傳輸是依靠串行器和解串器成對(duì)出現(xiàn)相互搭配來完成的，串行器和解串器都需要外部給它們一個(gè)工作時(shí)鐘。只有這兩個(gè)工作時(shí)鐘頻率相等，串行器和解串器之間才能正常通信。由于FPGA管腳與內(nèi)部邏輯的靈活性，完全可以解決時(shí)鐘頻率相等的問題。
發(fā)送端：串行器DS92LV1023是將外部并行數(shù)據(jù)串化成串行數(shù)據(jù)，此時(shí)該串行器輸出的差分壓差是lOOmV左右，這種小壓差只能傳輸不到十米的距離，但加上CLC006這款電纜驅(qū)動(dòng)芯片后，其輸出壓差可達(dá)到2V(壓差可通過電阻R23調(diào)節(jié))，這樣就可以驅(qū)動(dòng)同軸電纜傳輸300米的距離。其部分電路圖如圖二所示。

接收端：其部分電路如圖三，解串器DS92LV1224解串出來的數(shù)據(jù)先經(jīng)由FPGA模塊再送給LVDS發(fā)送芯片，再經(jīng)過驅(qū)動(dòng)芯片CLC006之后信號(hào)變得很強(qiáng)，足以使光模塊接收到此信號(hào)。
(2)地面上延長(zhǎng)距離設(shè)計(jì)：
如下圖四，將圖三的LVDS電平直接接到下電路的光模塊的發(fā)送端，經(jīng)過反復(fù)試驗(yàn)，已經(jīng)可以傳輸10km的距離。在光模塊的接收端將光信號(hào)轉(zhuǎn)成LVDS電平，再經(jīng)過LVDS模塊轉(zhuǎn)化成數(shù)字信號(hào)，再做進(jìn)一步處理。

4 速度匹配
由于LVDS所傳輸?shù)男盘?hào)是數(shù)據(jù)采集系統(tǒng)剛采集到的數(shù)據(jù)，這個(gè)數(shù)據(jù)的速度只有幾百KByte／s，而這一款LVDS芯片傳輸速度范圍是10一66MByte／s?？梢圆捎瞄g歇式傳輸，但是這種LVDS芯片在傳輸過程中進(jìn)行中斷后，再次傳輸需要500μs的同步時(shí)間，所以如果LVDS芯片進(jìn)行間歇式傳輸時(shí)，會(huì)丟失掉500μs的數(shù)據(jù)，不能采用這種方式。
串行器DS92LV1023和解串器DS92LV1224的芯片有10個(gè)數(shù)據(jù)管腳，一般數(shù)據(jù)都是8位，其中有兩位一般不用。在這里這兩位空數(shù)據(jù)位就起到作用了：先將采集回來的數(shù)據(jù)暫存到FPGA中的內(nèi)部Fifo里，等到Fif0中數(shù)據(jù)達(dá)到10個(gè)字節(jié)以上就通知FPGA模塊將數(shù)據(jù)和時(shí)鐘賦到串行器DS92LV1023的管腳上傳輸數(shù)據(jù)，同時(shí)通過FPGA給串行器DS92LV1023的第Data8位賦值為“0”；當(dāng)傳完采集回來的數(shù)據(jù)后，我們可以加一些我們自己產(chǎn)生的數(shù)據(jù)，使LVDS可以持續(xù)的傳輸下去，與此同時(shí)通過FPGA將串行器DS92LV1023的第Data8位賦值為“1”。
以上是數(shù)據(jù)源發(fā)送端速度配合的處理，下面再談?wù)剶?shù)據(jù)接收端到上傳到計(jì)算機(jī)上的速度配合。
USB模塊給計(jì)算機(jī)上傳數(shù)據(jù)也是間歇式傳輸，也就是說USB模塊每傳512個(gè)字節(jié)，就要停頓幾個(gè)μs。所以就在FPGA中做一個(gè)內(nèi)部Fifo先將數(shù)據(jù)暫存到內(nèi)部Fifo里，等到Fifo中數(shù)據(jù)達(dá)到512個(gè)字節(jié)以上就通知USB模塊可以讀數(shù)了，這樣就將數(shù)據(jù)讀回到計(jì)算機(jī)里。
通過FPGA控制解串器DS92LV1224PWRDN、REN、RCLK、RCLK_R／F、及REFCLK管腳使LVDS芯片開始解串，由于解串器DS92LV1224解串出來的數(shù)據(jù)分了兩部分：一是采集的真正數(shù)據(jù)，二是我們自己加的數(shù)據(jù)。所以，要先把自己加的數(shù)據(jù)過濾掉，這個(gè)工作讓FPGA來做就可以了，通過FPGA判斷DS92LV1224的Data8位，如果Data8為“0”，則將數(shù)據(jù)存到FPGA的fifo里。

5 結(jié)論
本文介紹了一種基于LVDS總線與光纖結(jié)合的高速數(shù)據(jù)傳輸系統(tǒng)的設(shè)計(jì)方法，并對(duì)設(shè)計(jì)中整個(gè)數(shù)據(jù)流程、FPGA對(duì)LVDS芯片工作狀態(tài)和FPGA與單片機(jī)的配合作了詳細(xì)描述。本系統(tǒng)已經(jīng)投入實(shí)際應(yīng)用，其性能可靠、穩(wěn)定，適用性強(qiáng)，該方法值得推廣。