基于CPCI總線可重組中頻調(diào)制器設(shè)計(jì)與應(yīng)用

摘要：為實(shí)現(xiàn)某基帶中頻調(diào)制設(shè)備的全數(shù)字、低故障率、小型化和可重組目標(biāo)，采用基于CPCI總線技術(shù)和軟件重組等設(shè)計(jì)方法完成了數(shù)字化中頻調(diào)制器的設(shè)計(jì)。測(cè)試和應(yīng)用結(jié)果表明，該調(diào)制器各項(xiàng)技術(shù)指標(biāo)滿足設(shè)計(jì)要求、各項(xiàng)功能正常，工作穩(wěn)定。通過(guò)軟件重組，可滿足現(xiàn)有通用雷達(dá)設(shè)備的不同調(diào)制信號(hào)需求。
關(guān)鍵詞：CPCI總線；中頻調(diào)制器；FPGA；軟件無(wú)線電

隨著測(cè)控領(lǐng)域各項(xiàng)技術(shù)的不斷推進(jìn)，目前，通用的測(cè)控裝備基帶分系統(tǒng)已經(jīng)進(jìn)入了全數(shù)字化的第四代模式。
較傳統(tǒng)意義上的基帶設(shè)備，第四代基帶設(shè)備由于采用了CPCI總線硬件平臺(tái)、千萬(wàn)門(mén)級(jí)FPGA和高性能DSP芯片以及軟件可重組設(shè)計(jì)技術(shù)，因此其具有可靠性高、通用性強(qiáng)、功能可重組等優(yōu)勢(shì)。中頻調(diào)制器是基帶分系統(tǒng)的核心器件，主要完成基帶中頻發(fā)射信號(hào)的產(chǎn)生、提供基帶接收機(jī)接收解調(diào)參考基準(zhǔn)信號(hào)、接收解調(diào)時(shí)統(tǒng)信號(hào)等功能。按照軟件無(wú)線電的思想設(shè)計(jì)實(shí)現(xiàn)調(diào)制器，在同一個(gè)硬件平臺(tái)上，通過(guò)配置不同的軟件模塊來(lái)實(shí)現(xiàn)不同的調(diào)制信號(hào)，縮短研制周期，避免因調(diào)制體制的變化而產(chǎn)生諸多問(wèn)題；同時(shí)，由于數(shù)字器件的一致性較好，使得基于軟件無(wú)線電的通用調(diào)制器的制造和測(cè)試成本大幅降低；此外，還能應(yīng)用先進(jìn)的信號(hào)處理技術(shù)提高信號(hào)的調(diào)制特性，增強(qiáng)調(diào)制器的靈活性和擴(kuò)展性。

1 系統(tǒng)方案設(shè)計(jì)
1．1 系統(tǒng)組成
基于CPCI總線的中頻調(diào)制器將模擬與數(shù)字電路分離，以前后板方式安裝于工控機(jī)內(nèi)，硬件構(gòu)成上主要包括調(diào)制器信號(hào)處理板、淵制器信道盒。
1．1．1 調(diào)制器信號(hào)處理板
調(diào)制器信號(hào)處理板為CPCI標(biāo)準(zhǔn)板卡(前板)結(jié)構(gòu)，電路框圖如圖1所示，硬件電路主要由以下幾部分構(gòu)成：

(1)主控FPGA、PCI接口、雙口RAM，主要完成對(duì)板卡的功能重組控制、PCI總線數(shù)據(jù)接收、發(fā)送功能。
(2)功能可重組FPGA1及其外圍器件、DSP及其外圍器件。FPGA1加載中頻調(diào)制器測(cè)距信號(hào)產(chǎn)生、噪聲源模塊。DSP用于調(diào)制器單元的控制等功能。
(3)D／A變換器1，2。D／A變換器工作頻率可以到1 GHz，可以直接產(chǎn)生70 MHz的中頻信號(hào)；板卡配備2片高速D／A，具備雙通道中頻調(diào)制輸出能力。在本基帶中D／A變換器1輸出上行中頻調(diào)制信號(hào)。D／A變換器2在中頻閉環(huán)測(cè)試時(shí)用，輸出高斯白噪聲，模擬信道噪聲。
1. 1．2 調(diào)制器信道盒
調(diào)制器信道盒安裝于CPCI標(biāo)準(zhǔn)板卡(后板)。上行中頻信道框圖見(jiàn)圖2。信號(hào)支路采用(68±1．7)MHz和(70±16．2)MHz兩種濾波器。在工作狀態(tài)時(shí)產(chǎn)生的(68±1．625)MHz(68 MHz載波，1 MHz高側(cè)音，125 Kb／s的PN碼，上行掃描范圍±500 kHz)上行信號(hào)通過(guò)(68±1．7)MHz濾波器輸出。在設(shè)備自檢狀態(tài)時(shí)產(chǎn)生的(70．08±16．105)MHz或(69．92±16．105)MHz(70．08 MHz或69．92 MHz載波，最大14．5 MHz副載波，1 MHz高側(cè)音，125 Kb／s的PN碼，下行多普勒范圍±400 kHz)模擬下行信號(hào)通過(guò)(70±16．2)MHz濾波器輸出。噪聲支路采用(70±16．2)MHz的濾波器，輸出模擬下行通道噪聲。