關(guān) 閉

新聞中心

EEPW首頁(yè) > 工控自動(dòng)化 > 設(shè)計(jì)應(yīng)用 > 基于ISA總線多通道控制電路的設(shè)計(jì)

基于ISA總線多通道控制電路的設(shè)計(jì)

作者: 時(shí)間:2012-02-24 來(lái)源:網(wǎng)絡(luò) 收藏

摘要:信號(hào)分配在測(cè)試系統(tǒng)中至關(guān)重要,文中依據(jù)某型導(dǎo)彈測(cè)試設(shè)備的要求了一的多。該集成了16路光耦隔離輸入和8路繼電器輸出電路,可在下完成數(shù)據(jù)信號(hào)、指令信號(hào)和電源信號(hào)的輸入輸出。實(shí)際應(yīng)用結(jié)果表明,該多電路的信號(hào)分配傳輸頻率可達(dá)6.5 MHz,完全達(dá)到要求;該電路按國(guó)家軍用標(biāo)準(zhǔn)定型,在測(cè)試領(lǐng)域具有廣闊的應(yīng)用前景。
關(guān)鍵詞:測(cè)試系統(tǒng);;信號(hào)分配;光電隔離;繼電器

九十年代以來(lái),我國(guó)從俄羅斯相繼引進(jìn)了不同型號(hào)的導(dǎo)彈,同時(shí),也引進(jìn)了配套的導(dǎo)彈測(cè)試系統(tǒng)。近年來(lái),隨著導(dǎo)彈測(cè)試系統(tǒng)壽命的臨近,在國(guó)內(nèi)現(xiàn)有技術(shù)基礎(chǔ)上延長(zhǎng)其使用壽命是維修保障部門(mén)的重要任務(wù)。為此研制導(dǎo)彈測(cè)試系統(tǒng)關(guān)鍵部件的備件,成為延長(zhǎng)系統(tǒng)壽命的一個(gè)重要手段。
文中依據(jù)某型導(dǎo)彈測(cè)試設(shè)備的要求,設(shè)計(jì)并研制了ISA總線的多控制電路:該電路集成了16路光電隔離輸入通道和8路單刀雙擲(SPDT)繼電器輸出通道,每一路輸入或輸出通道都配有指示燈實(shí)時(shí)標(biāo)識(shí)目前的狀態(tài)。在測(cè)試系統(tǒng)中,該控制電路可在ISA測(cè)試總線的控制下將數(shù)據(jù)信號(hào)、指令信號(hào)和電源信號(hào)分配至不同電路,實(shí)現(xiàn)對(duì)導(dǎo)彈的自動(dòng)測(cè)試。實(shí)際應(yīng)用結(jié)果表明,研制的多通道控制電路達(dá)到設(shè)計(jì)要求,可完全替代俄制電路。

1 ISA總線簡(jiǎn)介
ISA(Industrial Standard Architecture)總線是IBM公司于1984年進(jìn)一步擴(kuò)充XT總線標(biāo)準(zhǔn)而形成的。ISA總線標(biāo)準(zhǔn)支持24位的地址線、16位的數(shù)據(jù)線;支持11級(jí)中斷IRQ3~I(xiàn)RQ7、IRQ9~I(xiàn)RQ12、IRQ14~I(xiàn)RQ15;支持7個(gè)DMA傳輸通道DRQ0~DRQ3、DRQ5~DRQ7;支持主從控制、I/O等待和I/O校驗(yàn)等功能。為了與XT總線保持向下兼容,ISA總線在信號(hào)功能的定義和物理接口上均作了特殊的安排,即保持原有的XT總線不變,重新增加一個(gè)36線的連接插槽,分成C、D兩面,擴(kuò)充的功能設(shè)計(jì)在C、D兩面的信號(hào)線上。其引腳定義如下:
1)數(shù)據(jù)總線SD7~SD0 SD7~SD0為8位雙向三態(tài)數(shù)據(jù)總線,在芯片和主接口間傳輸命令、數(shù)據(jù)和狀態(tài)。SD7為最高位。
寄存器選擇引腳為SA9~SA4、SW DIP-6(板基址011001)和AEN#。這些引腳決定轉(zhuǎn)換是否響應(yīng)I/O周期,當(dāng)AEN#為邏輯低電平且SA9~SA4與6位撥動(dòng)開(kāi)關(guān)值完全匹配時(shí),內(nèi)部產(chǎn)生一片選信號(hào)使轉(zhuǎn)換響應(yīng)I/O周期。
2)地址信號(hào)SA3~SA0 I/O讀寫(xiě)操作時(shí)作為轉(zhuǎn)換電路上FPGA芯片內(nèi)的寄存器選擇信號(hào)。
3)讀寫(xiě)信號(hào)IOR#,IOW#寫(xiě)操作中,轉(zhuǎn)換在IOW#上升沿鎖存數(shù)據(jù)。讀操作中,當(dāng)IOR#有效時(shí),轉(zhuǎn)換模塊直接驅(qū)動(dòng)8位數(shù)據(jù)線。
4)中斷信號(hào)INTR 中斷狀態(tài)寄存器某使能中斷為真時(shí),INTR有效。對(duì)INTR的有效聲明沒(méi)有最小脈寬要求。
5)IO通道準(zhǔn)備好信號(hào)IOCHRDY IO CHRDY變低表明當(dāng)前I/O周期需要被延長(zhǎng)。寫(xiě)周期中,當(dāng)數(shù)據(jù)從ISA總線上被鎖存時(shí)IO CHRDY變高。讀周期中,數(shù)據(jù)有效時(shí)IO CHRDY變高。進(jìn)行寄存器讀寫(xiě)時(shí)IO CHRDY被拉低。IO CHRDY引腳用集電極開(kāi)路邏輯門(mén)驅(qū)動(dòng),因此,此信號(hào)會(huì)由一個(gè)內(nèi)部上拉電阻上拉至邏輯高電平。
6)復(fù)位信號(hào)RESET RESET信號(hào)有效時(shí)觸發(fā)轉(zhuǎn)換模塊使FPGA硬重啟。

2 工作原理
如圖1所示,ISA總線的多通道控制電路由地址編碼、繼電器通道、光耦隔離電路等部分組成。其工作原理如下:電路工作時(shí),首先將ISA總線的高位地址與板載撥碼開(kāi)關(guān)設(shè)定的板基地址進(jìn)行比較,其低位地址通過(guò)地址編碼選通3個(gè)讀通道和1個(gè)寫(xiě)通道。讀通道為端口1緩存、端口2緩存、端口3回讀通道,寫(xiě)通道為端口3緩存通道。當(dāng)工控機(jī)需要讀取反饋信號(hào)時(shí),反饋信號(hào)從接口CN2輸入16路光耦,通過(guò)電阻和跳線模塊設(shè)定其工作模式,數(shù)據(jù)寫(xiě)入端口1緩存和端口2緩存供工控機(jī)讀取;同時(shí)每路光耦對(duì)應(yīng)一個(gè)LED,實(shí)時(shí)顯示目前工作狀態(tài)。當(dāng)工控機(jī)需要將信號(hào)發(fā)出時(shí),工控機(jī)將數(shù)據(jù)寫(xiě)入端口3緩存,經(jīng)過(guò)繼電器驅(qū)動(dòng)器驅(qū)動(dòng)后,控制8路繼電器,由DB1輸出;同時(shí),每路繼電器對(duì)應(yīng)一個(gè)LED,實(shí)時(shí)顯示目前狀態(tài)。寫(xiě)入端口3的數(shù)據(jù)還可以通過(guò)回讀地址將其讀回,回讀地址與寫(xiě)地址相同。

本文引用地址:http://m.butianyuan.cn/article/161052.htm

a.jpg



3 電路設(shè)計(jì)
按照工作原理可將多通道控制電路分為地址編碼電路、繼電器控制輸出通道電路和光耦隔離輸入通道電路3部分。
3.1 地址編碼電路
測(cè)試系統(tǒng)中每塊電路板都有唯一的一個(gè)板選地址,因此若對(duì)某個(gè)模塊進(jìn)行讀寫(xiě)操作,必須選定該板選地址;測(cè)試系統(tǒng)通常含有多塊電路插板,而ISA總線不能同時(shí)讀寫(xiě)多塊電路插板,因此,測(cè)試系統(tǒng)需要地址編碼電路,該地址編碼電路位于多通道控制電路上。如圖2所示,地址編碼電路由上拉電阻排、撥碼開(kāi)關(guān)和編碼芯片組成。ISA地址總線的高位地址SA2…SA9作為板選地址,與撥碼開(kāi)關(guān)設(shè)定的板基地址經(jīng)過(guò)編碼芯片U15進(jìn)行比較,如果比較結(jié)果相同,選通地址編碼器U2、U3,將低位地址SA0、SA1進(jìn)行編碼,得到讀寫(xiě)控制信號(hào)IOR0..IOR2、IOW0。由電路圖可知,對(duì)于繼電器通道的控制信號(hào)寫(xiě)與回讀使用的是同一個(gè)地址。板選地址編碼方式如表1所示。

b.jpg

DIY機(jī)械鍵盤(pán)相關(guān)社區(qū):機(jī)械鍵盤(pán)DIY


上拉電阻相關(guān)文章:上拉電阻原理

上一頁(yè) 1 2 3 下一頁(yè)

評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉