一種具有條件接收功能數(shù)字電視的設(shè)計

其中，CK和是時鐘引腳，芯片時鐘通過這兩個引腳輸入。為行地址鎖存，為列地址鎖存，為寫使能，這三個引腳可對輸入命令進(jìn)行規(guī)定。A0～A14為地址總線，芯片中行地址為A0～A12，列地址為A0～A9，其中的A10是自動預(yù)充電標(biāo)志，A12是突發(fā)突變標(biāo)志。是系統(tǒng)復(fù)位信號控制，CKE時鐘使能控制，用于內(nèi)部時鐘，設(shè)備輸入緩存，外部驅(qū)動。在復(fù)位時，至少保持低電平100 ns；CKE在解除復(fù)位前10 ns開始置低電平，CKE保持低電平500μs后active為高電平，DRAM開始做內(nèi)部狀態(tài)初始化。
該單元選用1 GB的DDR3 SDRAM，所以選擇BA0和BA2兩個引腳對片內(nèi)8個組進(jìn)行選擇。DQL0～DQL7和DQU0～DQU7為雙向數(shù)據(jù)總線引腳，可支持16為寬度的數(shù)據(jù)傳輸。當(dāng)DQS進(jìn)行寫操作時，數(shù)據(jù)輸出到芯片中；當(dāng)DQS進(jìn)行讀操作時，芯片的數(shù)據(jù)輸入到SXL中。差分控制信號MMDQS1用于MMDQ8～MMDQ15，差分控制信號MMDQS0用于MMDQ0～MMDQ7。差分控制信號LDQS和MMDQS0相連，LDQS與DQL0～DQL7數(shù)據(jù)相對應(yīng)；差分控制信號UDQS和差分控制信號MMDQS1相連，UDQS與DQU0～DQU7數(shù)據(jù)相對應(yīng)。LDQS和UDQS分別為低位和高位數(shù)據(jù)選通。
SPI(Serial Peripheral Interface)意為串行外圍接口。系統(tǒng)中選用的SPI FLASH為旺宏電子的MX25L4006E，它為一個4 MB的內(nèi)存，有128個扇區(qū)，每個扇區(qū)4 kB；可分為8個塊，每個塊大小64 kB。閃存的電源為3．3 V。SXL和NAND512-W3A2D的接口框圖如圖5所示。
圖5中CS#引腳與SF_CES引腳相連，從器件使能信號，實現(xiàn)片選功能。SI／SIO0引腳與SF_SI引腳相連，實現(xiàn)對串行數(shù)據(jù)主器件數(shù)據(jù)輸出，從器件數(shù)據(jù)輸入。SO／SIO1引腳與SF_SO引腳相連，實現(xiàn)對串行數(shù)據(jù)主器件數(shù)據(jù)輸入，從器件數(shù)據(jù)輸出。SCLK引腳與SF_SCK引腳相連，由主器件產(chǎn)生時鐘信號，SPI串行時鐘引腳SCLK用于控制主機與從機之問的數(shù)據(jù)傳輸。從主機發(fā)出啟動傳輸信號開始，此時要傳送的數(shù)據(jù)裝入8位移位寄存器，同時產(chǎn)生8個時鐘信號從SF_SCK引腳依次送出，在SF_SCK信號的控制下，主機中8位移位寄存器中的數(shù)據(jù)依次從SF_SI引腳送出，到從機的SI／SIO0引腳送入它的8位移位寄存器，在此過程中，從機的數(shù)據(jù)也通過SO／SIO1引腳到主機中。WP#引腳與SF_WPN引腳相連，控制寫保護(hù)。HOLD#引腳與SF_HOLDN引腳相連，當(dāng)?shù)碗娖綍r，表示暫停串行通信，不會停止寫操作，程序，擦除過程。