機載數(shù)字視頻記錄系統(tǒng)的設(shè)計

1 系統(tǒng)總體設(shè)計與工作原理

　　本系統(tǒng)的主要目標(biāo)之一是實現(xiàn)系統(tǒng)的小型化，為此采用硬件壓縮，核心芯片采用zepax公司的sz1510高性能壓縮編碼芯片。sz1510可工作于mjpeg、mpeg-1編碼以及vcd格式的視頻編碼等多種模式，mjpeg編碼圖像質(zhì)量很好，但碼率很高，需大容量的磁盤存儲器，由于磁盤存儲器對工作環(huán)境要求較高，在機載環(huán)境下若采用磁盤存儲器則必須增加相應(yīng)的減震、恒溫等防護設(shè)備，從而導(dǎo)致體積大大增加，而mpeg-1編碼壓縮比高，碼率相對較低，且圖像質(zhì)量滿足實際需要和系統(tǒng)設(shè)計要求，因此本系統(tǒng)選用mpeg-1編碼方案，同時，通過采用大容量的半導(dǎo)體存儲器，大大減少了系統(tǒng)的體積，提高了系統(tǒng)的抗震性、可靠性，實現(xiàn)了系統(tǒng)的小型化。

　　系統(tǒng)的總體結(jié)構(gòu)如圖1所示，硬件電路主要包括視頻音頻解碼單元、壓縮編碼單元、譯碼邏輯及接口單元、
控制單元、存儲單元5個部分。

　　系統(tǒng)上電后，som2386初始化音視頻編碼模塊，系統(tǒng)正常啟動后，saa7113對輸入的復(fù)合視頻信號進行解碼，生成ccir-601數(shù)字視頻流，ak4550采集輸入的模擬音頻信號，生成pcm數(shù)字音頻流，分別送入壓縮編碼芯片sz1510，壓縮成mpeg-1系統(tǒng)流后，在som2386控制下以文件形式存儲到電子硬盤。

　　2 硬件設(shè)計

　　為提高系統(tǒng)的可維護性及降低維修成本，本系統(tǒng)硬件結(jié)構(gòu)采用模塊化的設(shè)計方法，系統(tǒng)分為3個模塊:

　　a)視頻音頻解碼及壓縮編碼模塊：包括saa7113、mk2703、ak4550、sz1510、sdram;

　　b)邏輯連接、轉(zhuǎn)換及接口模塊：包括epm7128、max232、rs232接口、ide接口、控制、狀態(tài)信號接口;

　　c)控制及存儲模塊：包括som2386和電子硬盤。

　　各模塊分別做成相對獨立的電路板，模塊間用接插件相連，若系統(tǒng)中某個模塊出現(xiàn)故障，只需更換該模塊，不必更換整個系統(tǒng)，有利于節(jié)約時間和降低成本。

　　2.1 視頻音頻解碼及壓縮解碼部分設(shè)計

　　視頻解碼器采用philips公司的saa7113，是一種可編程視頻處理芯片，通過簡單的i2c總線可對其實現(xiàn)編程控制，具有4路視頻輸入、抗混疊濾波、自動鉗位和增益控制、多制式解碼以及亮度、對比度和飽和度控制等功能，為系統(tǒng)設(shè)計帶來極大的方便，它對輸入的pal制式復(fù)合視頻信號進行采樣，解碼后生成8bit/象素的ccir-601數(shù)字視頻流(顏色空間為ycbcr，取樣為4：2：2)，送到視頻壓縮芯片sz1510的數(shù)字視頻輸入接口，它的輸入時鐘由24.576mhz的有源晶振提供，為sz1510提供場同步信號vs和行同步信號hs，同時，27mhz的像素時鐘分為兩路：一路直接輸出至sz1510，作為其內(nèi)部的數(shù)字視頻的采樣時鐘;另一路通過鎖相環(huán)時鐘芯片mk2703降為48khz時鐘amclm，作為音頻編解碼芯片ak4550的系統(tǒng)時鐘，以實現(xiàn)視頻和音頻的準(zhǔn)確同步，sz1510利用其gpio接口模擬的i2c總線對saa7113進行初始化。

　　音頻解碼器采用ak4550，它對模擬音頻進行高信噪比16bit數(shù)字采樣，生成pcm數(shù)字音頻流。

　　壓縮編碼由芯片sz1510和視頻幀緩存sdram(1m×16bit)組成，sz1510是一款高性能的mjpeg、mpeg-1編碼芯片，支持多種工作模式和比特率模式，內(nèi)部主要由視頻編碼核、tms320c54x高性能dsp核、接口電路、dma控制器和時鐘產(chǎn)生電路等組成，視頻編碼核的結(jié)構(gòu)如圖2所示。

　　sz1510對輸入其內(nèi)部的視頻流首先經(jīng)過視頻預(yù)處理、自動裁減、 場景切換檢測，轉(zhuǎn)換為cif格式的視頻幀，然后，經(jīng)過運動估計、運動補償，離散余弦變換/反離散余弦變換和可變長編碼等處理，生成mpeg-1視頻基本流并存儲于sdram中，同時，dsp核完成mpeg-1音頻編碼以及mpeg-1格式的音/視頻的組合，生成mpeg-1格式的系統(tǒng)流，然后經(jīng)過輸出端口大小為256b的fifo緩沖進行數(shù)據(jù)的輸出，正常工作時，當(dāng)fifo滿時就產(chǎn)生一個frdy(fifo讀)中斷通知主機讀取fifo中的數(shù)據(jù)，主機通過z56次讀data_out寄存器完成數(shù)據(jù)的讀取，當(dāng)sz1510發(fā)出一個eod(數(shù)據(jù)結(jié)束)中斷時，數(shù)據(jù)傳輸結(jié)束。