LVDS技術(shù)在數(shù)字視頻傳輸系統(tǒng)中的應(yīng)用

采用單通道LVDS緩沖器DS25BRl20和DS25BRll0，即使傳輸速度高達(dá)3．125Gb／s，仍可確保信號(hào)完整無缺。DS25BRl20和DS25BRllO的結(jié)構(gòu)簡(jiǎn)圖如圖4和圖5所示，其中DS25BRl20具有四級(jí)傳輸預(yù)加重功能，可通過設(shè)置PE0、PEl選擇不同的預(yù)加重等級(jí)；DS25BRll0具有四級(jí)接收均衡功能，可通過設(shè)置EQ0、EQl選擇不同的均衡等級(jí)。這兩款器件均內(nèi)置有100Ω的輸入輸出終端匹配電阻，因此可直接與串行／解串器DS92LVl8輸出和輸入端相連，不必考慮外接匹配電阻的問題，減少了外圍器件的數(shù)量，簡(jiǎn)化了PCB布線。

2 數(shù)字視頻傳輸系統(tǒng)的實(shí)現(xiàn)
在本系統(tǒng)中，傳輸?shù)臄?shù)字圖像分辨率為512x256x10 bit，編碼時(shí)鐘和解碼時(shí)鐘均選用40 MHz。在設(shè)計(jì)過程中，發(fā)送單元和接收單元均為4層板，從頂層到底層分為LVDS信號(hào)層、地層、電源層、TTL信號(hào)層，采用屏蔽雙絞線電纜相連。LVDS信號(hào)不僅是差分信號(hào)，也是高速數(shù)字信號(hào)，因此在進(jìn)行含有LVDS信號(hào)的PCB設(shè)計(jì)時(shí)，如何實(shí)現(xiàn)阻抗匹配，以防止信號(hào)在傳輸線終端產(chǎn)生反射是非常重要的。否則，由差分阻抗的不匹配產(chǎn)生的反射不僅會(huì)減弱信號(hào)，還會(huì)增加共模噪聲，從而產(chǎn)生電磁輻射。因此布線時(shí)應(yīng)注意：1)LVDS緩沖器DS25BRl20和均衡器DS25BRllO應(yīng)盡可能地靠近DS92LV18輸出和輸入端；2)差分線對(duì)的長度相互匹配，差分線對(duì)內(nèi)兩條線之間的距離應(yīng)盡可能短且兩條差分線之間的距離應(yīng)盡可能保持一致，以避免差分阻抗的不連續(xù)性：3)LVDS信號(hào)走線應(yīng)盡量短而直，需拐彎時(shí)應(yīng)走圓弧或45°折線，并盡量減少過孔。4)使用分布式的多個(gè)電容來旁路LVDS設(shè)備，表貼電容盡可能靠近電源／地層引腳放置。對(duì)于DS92LVl8，若PVDD(鎖相環(huán)供電電源)與AVDD、DVDD沒有隔離使用同一個(gè)電源時(shí)，則應(yīng)貼近每一個(gè)PVDD引腳旁放一π型(CRC或CLC)濾波器進(jìn)行濾波。
經(jīng)過實(shí)驗(yàn)，該數(shù)字視頻傳輸系統(tǒng)在數(shù)據(jù)傳輸時(shí)解串出的數(shù)據(jù)無誤碼，解串出的時(shí)鐘和行場(chǎng)等同步信號(hào)與原信號(hào)相比有極小的相位延遲，恢復(fù)的圖像清晰無干擾，實(shí)現(xiàn)了視頻圖像的實(shí)時(shí)傳輸，滿足工程應(yīng)用要求。如果接收板解串的圖像需要進(jìn)行后續(xù)的圖像處理，則建議在接收板的解串器后增加一片F(xiàn)PGA，將解串的并行信號(hào)接入FPGA在時(shí)序上進(jìn)行處理如進(jìn)行相位對(duì)齊等，則效果會(huì)更好。

3 結(jié)論
隨著高分辨率、遠(yuǎn)距離數(shù)字視頻傳輸?shù)男枨蠹眲≡黾樱琇VDS技術(shù)以其高速傳輸能力、低噪聲干擾、集成能力強(qiáng)、低成本、低功耗等特點(diǎn)，必將具有廣闊的應(yīng)用前景。文中設(shè)計(jì)的基于LVDS技術(shù)的視頻傳輸系統(tǒng)，實(shí)現(xiàn)了數(shù)字視頻的實(shí)時(shí)遠(yuǎn)距離傳輸，方案通用性和可擴(kuò)展性強(qiáng)，可應(yīng)用到更高幀頻和分辨率的視頻傳輸系統(tǒng)，也可應(yīng)用到多路視頻傳輸系統(tǒng)，滿足數(shù)字視頻傳輸?shù)墓こ虘?yīng)用要求。