在視頻監(jiān)控系統(tǒng)中使用FPGA進(jìn)行視頻處理

視頻監(jiān)控系統(tǒng)是火車(chē)站、機(jī)場(chǎng)、銀行、娛樂(lè)場(chǎng)所、購(gòu)物中心甚至家庭保安的重要組件。隨著安全風(fēng)險(xiǎn)的增加，對(duì)視覺(jué)監(jiān)視和記錄事件的需求以多種使用模式激增。因此，新架構(gòu)必須為橫跨一整套日漸繁雜的視頻監(jiān)控系統(tǒng)要求的成本效益方案提供可擴(kuò)展性。

　　上市時(shí)間的壓力、新CODEC標(biāo)準(zhǔn)、日益廣泛的要求（包括先進(jìn)的目標(biāo)探測(cè)、運(yùn)動(dòng)探測(cè)、目標(biāo)跟蹤和目標(biāo)跟蹤特性），這些不過(guò)是新型視頻監(jiān)控架構(gòu)所面臨挑戰(zhàn)中的幾項(xiàng)。伴隨挑戰(zhàn)而來(lái)的是對(duì)可擴(kuò)展為不同性能范圍的實(shí)現(xiàn)的需求。

視頻監(jiān)控和DVR系統(tǒng)

　　數(shù)字監(jiān)控系統(tǒng)中的數(shù)字視頻錄像機(jī)(DVR)正在迅速采用先進(jìn)的數(shù)字視頻壓縮。大多數(shù)DVR制造商從MPEG-4向H.264高清晰度(HD)CODEC轉(zhuǎn)移，對(duì)更高分辨率和壓縮速度的需求也隨之增加。專(zhuān)用芯片(ASSP) 對(duì)大批量應(yīng)用很有用，但缺少靈活性，開(kāi)發(fā)成本高，而且開(kāi)發(fā)時(shí)間較長(zhǎng)；大多數(shù)高級(jí)數(shù)字媒體處理器則只能執(zhí)行 H.264 HD 解碼（而 H.264 HD 編碼比解碼還要復(fù)雜得多）。滿(mǎn)足 H.264 HD 性能要求的最佳解決方案是使用一個(gè) FPGA 加上一個(gè)外部 DSP 或數(shù)字媒體處理器。

　　使用低成本的 Xilinx FPGA，可以更進(jìn)一步提供運(yùn)動(dòng)探測(cè)、視頻縮放、顏色空間轉(zhuǎn)換、硬盤(pán)接口和DDR2存儲(chǔ)器接口，還可以將兩個(gè) 27MHz ITU-R BT656 數(shù)據(jù)流時(shí)分多路傳輸?shù)揭粋€(gè) 54MHz 數(shù)據(jù)流中，同時(shí)為 DSP 處理器提供視頻加速。要將兩個(gè) ITU-R BT656 數(shù)據(jù)流多路傳輸?shù)揭粋€(gè) ITU-R BT656 數(shù)據(jù)流中，僅需要一個(gè)通道視頻端口來(lái)獨(dú)立地傳輸完整的二通道視頻數(shù)據(jù)。要為只有一個(gè) ITU-R BT656 視頻輸入端口的數(shù)字媒體處理器提供接口，這種實(shí)現(xiàn)方法非常有用。圖 1 所示就是這樣一種建議架構(gòu)的框圖。