新聞中心

EEPW首頁 > 消費電子 > 設(shè)計應(yīng)用 > 寬帶視頻切換集成電路AD8108/AD8109及其應(yīng)用

寬帶視頻切換集成電路AD8108/AD8109及其應(yīng)用

作者: 時間:2010-04-01 來源:網(wǎng)絡(luò) 收藏

1.2 工作原理
(G=1)和(G=2)具有相同的內(nèi)核。其容量都是8×8。主要由32 bit移位寄存器、并行鎖存器、解碼器、64點的矩陣和輸
出緩沖器等部分組成,圖2是其內(nèi)部結(jié)構(gòu)框圖。

本文引用地址:http://m.butianyuan.cn/article/166746.htm


由圖2可以看出,有兩種控制方式,它們均通過芯片內(nèi)的32 bit移位寄存器對8路輸入和8路輸出進行控制。
當為低電平時,選擇串行模式。在該模式下,以默認的順序確定輸出端口,而不用輸入地址。有8個輸出端口,分別對應(yīng)4bit數(shù)據(jù),即D3~DO。其中D3用來阻斷或使能該輸出端口,當D3為0時,D2~DO無效,相應(yīng)的輸出端口阻斷。D2~DO用來確定與某個輸出端口相連接的輸入端口。DATA IN通過CLK信號的下降沿驅(qū)動,依次傳輸OUT7[D3]、OUT7[D2]、OUT7[D1]、OUT7[D0]、 ……、OUT0[D3]、OUT0[D2]、OUT0[Dl]、OUT0[D0]數(shù)據(jù)到芯片內(nèi)的32bit移位寄存器中,并由移位寄存器控制輸入信號和輸出信號的對應(yīng)關(guān)系。當32bit數(shù)據(jù)全部輸入完畢時,停止CLK信號,變?yōu)榈碗娖?,同時根據(jù)剛輸入的32bit數(shù)據(jù)來切換矩陣的輸入和輸出。若CLK信號沒有停止,則切換矩陣數(shù)據(jù)動態(tài)更改。當變?yōu)楦唠娖綍r,32 bit數(shù)據(jù)鎖存完畢。采用串行模式的特點是使用的控制信號少,但速度慢:同時每次更改輸入輸出配置時,必須提供32 bit的串行數(shù)據(jù),這樣才能將整個矩陣數(shù)據(jù)更改:此外,串行數(shù)據(jù)輸出端也可為構(gòu)建大容量的矩陣切換器提供方便,此時,只需將一個芯片的DATA OUT端連接到另一個芯片的DATA IN,而其它(如CLK、、、)則應(yīng)該并行連接。
當為高電平時。選擇并行模式。在該模式下,當為低電平,設(shè)置為高電平且在CLK下降沿時,包括、A2~A0、D3~DO在內(nèi)的引腳上的邏輯值都將進入帶有4位并行加載功能的32位移位寄存器中。至于4位數(shù)據(jù)D3~D0裝入到32位移位寄存器的哪一個4位單元,則由A2~A0決定。A2~A0將32位移位寄存器分成8個4位單元段,每一個4位單元段對應(yīng)一個輸出緩沖器。當為低電平時,上述移位寄存器的內(nèi)容進入并行鎖存模塊,然后經(jīng)8x4:8解碼后,即可對開關(guān)矩陣進行控制,以實現(xiàn)由D3、D2~D0、A2~A0決定8路輸入中的任一路輸入向8路輸出中的任一路輸出。并行模式的特點:一是使用的控制信號多,但速度快;二是在改變單個輸出通道的工作方式時,不需要重新編程設(shè)置整個切換矩陣。

2 時序及控制邏輯編程
AD8108/AD8109的信號通道帶寬不低于250MHz(-3dB),高于計算機信號和許多雷達脈沖的帶寬,因而可用于復合、分量
視頻、壓縮視頻等許多寬頻帶信號的切換;該芯片將輸出緩沖器集成在芯片內(nèi),減少了寄生電容,且使它的抗干擾能力較強;這種高密度集成模塊更便于集成更大規(guī)模的視頻矩陣切換電路;器件有串行或并行兩種控制方式,其控制都比較簡單,而且驅(qū)動能力強,能驅(qū)動150Ω負載。此外,該芯片功耗低,工作電流僅45 mA,并有輸出禁止功能,可允許多個芯片的輸出直接連接。



評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉