新聞中心

EEPW首頁 > 消費(fèi)電子 > 設(shè)計(jì)應(yīng)用 > EPM570在視頻采集中的設(shè)計(jì)與應(yīng)用

EPM570在視頻采集中的設(shè)計(jì)與應(yīng)用

作者: 時(shí)間:2009-12-16 來源:網(wǎng)絡(luò) 收藏

1 引言

本文引用地址:http://m.butianyuan.cn/article/166829.htm

經(jīng)濟(jì)的發(fā)展促使著人們不斷地提高安防意識(shí),當(dāng)傳統(tǒng)的本地模擬監(jiān)控方式逐漸不能滿足某些行業(yè)大范圍、遠(yuǎn)距離監(jiān)控的需求,如銀行跨地區(qū)聯(lián)網(wǎng)監(jiān)控時(shí),通過網(wǎng)絡(luò)將圖像進(jìn)行遠(yuǎn)程傳輸?shù)?a class="contentlabel" href="http://m.butianyuan.cn/news/listbylabel/label/集中">集中監(jiān)控方式應(yīng)運(yùn)而生。

基于網(wǎng)絡(luò)的嵌入監(jiān)控系統(tǒng)按照功能可劃分為采集、壓縮、視頻傳輸三個(gè)模塊。隨著嵌入式處理器性能的不斷提高,基于軟件的壓縮技術(shù)逐漸取代了基于專用視頻壓縮芯片的硬件壓縮技術(shù),成為了嵌入式視頻監(jiān)控系統(tǒng)的發(fā)展主流。由于基于軟壓縮的系統(tǒng)中視頻數(shù)據(jù)的采集工作應(yīng)盡可能少地占用處理器時(shí)間,使得處理器能將更多時(shí)間投入視頻壓縮算法,提高系統(tǒng)性能,因此視頻數(shù)據(jù)采集模塊效率高低、采集到的圖像分辨率大小將直接關(guān)系到整個(gè)視頻監(jiān)控系統(tǒng)的效果與性能。

2 視頻采集結(jié)構(gòu)

2.1 模數(shù)轉(zhuǎn)換

為了獲得更好的通用性,本系統(tǒng)選取CVBS(復(fù)合電視廣播信號(hào))或者S-Video(亮色分離信號(hào))作為視頻源輸入,采用性價(jià)比較高的Philips SAA7113作為視頻ADC。SAA7113具有4路模擬信號(hào)輸入,輸出8位數(shù)字信號(hào)VP0~VP7;輸出兩路參考信號(hào)RTS0~RTS1,通過FC總線設(shè)置內(nèi)部寄存器可分別配置成水平參考信號(hào)(HREF)、垂直參考信號(hào)(VREF)或者奇偶場(chǎng)同步信號(hào),需要指出的是SAA7113輸出的數(shù)字信號(hào)是以27 MHz的LLC時(shí)鐘為同步信號(hào),即每個(gè)LLC周期內(nèi)有1個(gè)字節(jié)輸出(下降沿有效)。我國采用的是50 Hz PAL電視信號(hào),每秒25幀圖像,每幀625行,其中576行有效(當(dāng)VREF為高電平時(shí)),每行864個(gè)像素,其中720個(gè)像素有效(當(dāng)HREF為高電平時(shí)),即每幀圖像的實(shí)際分辨率為720×576。SAA7113按奇偶場(chǎng)輸出,每場(chǎng)288有效行,每行720有效像素,視頻格式按照YUV4:2:2,即每行1 440 Byte,每場(chǎng)405 KB,每幀810 KB。

2.2 視頻緩存

由于視頻數(shù)據(jù)不斷地輸出,如果讓處理器不間斷地讀取數(shù)據(jù)是不現(xiàn)實(shí)的,必須要有適當(dāng)?shù)木彺媸沟锰幚砥鹘?jīng)過一段時(shí)間后讀取緩存內(nèi)的數(shù)據(jù)。SAA7113是以場(chǎng)為單位輸出視頻數(shù)據(jù)的,因此最合適的緩存大小為1場(chǎng)即405 KB。參考乒乓切換的思想,給出詳細(xì)的緩存結(jié)構(gòu)。

如圖1所示,整個(gè)緩存結(jié)構(gòu)由切換控制電路和兩塊8 bit 512 KB SRAM組成。奇數(shù)場(chǎng)時(shí),切換控制電路將SAA7113輸出的視頻數(shù)據(jù)寫入奇場(chǎng)SRAM,同時(shí)處理器將取出緩存在偶場(chǎng)SARM中的偶場(chǎng)數(shù)據(jù);偶數(shù)場(chǎng)時(shí),將SAA7113輸出的視頻數(shù)據(jù)寫入偶場(chǎng)SRAM,同時(shí)處理器將取出緩存在奇場(chǎng)SRAM數(shù)據(jù)。切換控制電路可由標(biāo)準(zhǔn)邏輯構(gòu)成,也可由CPLD或者FPGA編程實(shí)現(xiàn),考慮到時(shí)序控制及成本問題,使用CPLD實(shí)現(xiàn)切換電路為最佳方案。

3 MAX II系列器件

Altera推出的MAX II器件系列基于突破性的新型CPLD架構(gòu),是目前業(yè)界成本最低的CPLD。MAX II器件還將成本和功耗優(yōu)勢(shì)引入了高密度領(lǐng)域,使者可以采用MAX II器件替代高成本或高功耗的ASSP和標(biāo)準(zhǔn)邏輯器件。


上一頁 1 2 3 下一頁

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉