LVDS技術(shù)在某成像光電跟蹤產(chǎn)品中的應(yīng)用
加入技術(shù)交流群
2．2 系統(tǒng)中LVDS設(shè)計的要點
該系統(tǒng)中LVDS應(yīng)用于FPGA+DSP的高速數(shù)字處理平臺，在設(shè)計及調(diào)試過程中，曾出現(xiàn)由于終端電阻匹配不當(dāng)帶來的噪聲較大的問題、由于通道選擇不當(dāng)帶來的信號畸變問題、以及印制板布線不當(dāng)帶來的信號串?dāng)_及噪聲等問題，通過這些實際問題的解決總結(jié)了以下幾點。
2．2．1 終端電阻
不管使用的LVDS傳輸通道是PCB線對還是電纜，LVDS要求使用一個與通道相匹配的終端電阻(100±20)Ω，以防止信號在通道終端發(fā)生反射，同時減少電磁干擾。該電阻終止了環(huán)流信號，應(yīng)該將它盡可能靠近接收器輸入端放置。該系統(tǒng)使用了兩個阻值各為50 Ω的電阻串聯(lián)，并在中間連接點通過一個電容接地，很好地濾去了共模噪聲。
2．2．2 通道(電纜和連接器)選擇
使用受控阻抗通道，差分阻抗約為100 Ω，不會引入較大的阻抗不連續(xù)性；當(dāng)電纜長度小于0．15 m時，大部分電纜都能有效工作，當(dāng)電纜長度在0．15～10 m之間時，CAT3(Categor 3)雙絞線對電纜效果好(本系統(tǒng)采用該設(shè)計)，當(dāng)電纜長度于10 m，并且要求高速率傳輸時，建議使用CAT5雙絞線對。
2．2．3 印制板設(shè)計
盡量使用多層板設(shè)計(該系統(tǒng)最終采用8層PCB板)，保證LVDS信號、地、電源、TTL信號分處于不同的PCB層，或者至少處于不同的分區(qū)；使TTL信號和LVDS信號相互隔離，最好將TTL和LVDS信號放在電源／地層隔離的不同層上；使LVDS驅(qū)動器和接收器與LVDS端間連接盡可能短。電源層和地層應(yīng)盡可能使用粗線。
2．2．4 板上導(dǎo)線
微波傳輸線(microst rip)和帶狀線(stipline)都有具備良好的性能；前者一般具備更高的差分阻抗，不需要額外的過孔，后者則在信號間提供了更好的屏蔽。
2．2．5 差分線對
差分線對使用與傳輸媒質(zhì)的差分阻抗和終端電阻相匹配的受控阻抗線，并且使差分線對離開集成芯片后立刻盡可能地相互靠近(距離小于10 mm)，這樣能減少反射并能確保耦合到的噪聲為共模噪聲。使差分線對的長度相互匹配以減少信號扭曲，防止引起信號間的相位差。而且2條差分線之間應(yīng)盡可能保持平行，以避免差分阻抗的不連續(xù)性。不要僅依賴自動布線功能，而應(yīng)仔細(xì)修改以實現(xiàn)差分阻抗匹配并實現(xiàn)差分線的隔離。盡量減少過孔和使用90°折線來改變線跡走向，避免其他引起線路不連續(xù)性的因素。
2．2．6 抗噪聲設(shè)計
如果電纜感應(yīng)到的噪聲超過LVDS接收器內(nèi)部線路設(shè)計的容限，接收器就會不確定地開關(guān)或振蕩。在本系統(tǒng)中通過外加電阻來提高噪聲容限，如圖6所示。圖6中R1，R3是可選的外接電阻，用來提高噪聲容限，R1，R3取12 kΩ，R2取100Ω。本文引用地址：http://m.butianyuan.cn/article/168902.htm
3 結(jié)語
該系統(tǒng)經(jīng)過內(nèi)場的高低溫、振動、電磁兼容等試驗，同時經(jīng)過外場繞飛、系留及靶試。內(nèi)外場試驗表明，某成像光電跟蹤產(chǎn)品利用LVDS穩(wěn)定可靠地進(jìn)行了圖像數(shù)據(jù)的傳輸及測試，解決了高速率、大容量、長距離的圖像數(shù)據(jù)傳輸問題，并具備良好的電磁兼容性。另外，該項技術(shù)不僅在某成像光電跟蹤產(chǎn)品中得到可靠驗證，目前還被推廣應(yīng)用到其他數(shù)據(jù)傳輸系統(tǒng)中。
評論