基于單片機(jī)的現(xiàn)場(chǎng)可編程門陣列的配置

4.1 硬件設(shè)計(jì)

FPGA的配置文件比較大，通常在數(shù)十千字節(jié)以上。本系統(tǒng)對(duì)ALTERA公司的EPF10K20進(jìn)行配置，其配置文件大小為29KB,因此可采用一片 89C51單片機(jī)，外擴(kuò)展一片27256存儲(chǔ)器，存放FPGA配置數(shù)據(jù)。單片機(jī)與FPGA間數(shù)據(jù)傳輸采用串行口，電路如圖2。單片機(jī)上電后，根據(jù)系統(tǒng)要求，利用P1.1、 P1.2、 P1.3、 RXD、TXD5個(gè)I/O口將存儲(chǔ)在27256中的配置數(shù)據(jù)下載到電路中的FPGA器件中。

表1 配置引腳功能說明


4.2 軟件設(shè)計(jì)

在軟件編程時(shí)，采用串行口工作方式0：移位寄存器方式。本程序以方式0發(fā)送，發(fā)送數(shù)據(jù)從RXD引腳輸出，TXD引腳輸出同步移位脈沖。當(dāng)一個(gè)字節(jié)數(shù)據(jù)寫入發(fā)送數(shù)據(jù)緩沖器SBUF時(shí)，啟動(dòng)串行發(fā)送。每發(fā)送一位二進(jìn)制數(shù)，寄存器右移一位，直到八位二進(jìn)制數(shù)發(fā)送結(jié)束，置發(fā)送中斷標(biāo)志TI。CPU響應(yīng)中斷，執(zhí)行中斷服務(wù)程序。重復(fù)測(cè)試CONFIG_DOWN，直到CONGIG_DOWN為高電平配置結(jié)束。此后在經(jīng)初始化，F(xiàn)PGA才能進(jìn)入用戶工作狀態(tài)。


圖3 主程序流程圖

參考文獻(xiàn)：
[1] 胡乾斌，李光斌，李玲等。 單片微型計(jì)算機(jī)原理與應(yīng)用.武漢：華中科技大學(xué)出版社，2002
[2] 潘松，黃繼業(yè)。EDA技術(shù)實(shí)用教程.北京：科學(xué)出版社，2004
[3] 劉曉明。王軍，謝明欽。基于單片機(jī)的復(fù)雜可編程邏輯器件快速配置方法.電子技術(shù)應(yīng)用