低功耗MSP430單片機在3V與5V混合系統(tǒng)中的邏輯接口技術(shù)

　　摘 要: 低功耗MSP430單片機與傳統(tǒng)的LSTTL、HCMOS和CMOS接口技術(shù),特別闡述了3V器件具有5V容限的特點,介紹兩種電平移位器。

　　關(guān)鍵詞: 單片機 接口電路 微機硬件

MSP430超低功耗微處理器是TI公司推出的一種新型單片機。它具有16位精簡指令結(jié)構(gòu),內(nèi)含12位快速ADC/Slope ADC,內(nèi)含60K字節(jié)FLASH ROM,2K 字節(jié)RAM,片內(nèi)資源豐富,有ADC、PWM、若干TIME、串行口、WATCHDOG、比較器、模擬信號,有多種省電模式,功耗特別小,一顆電池可工作10年。開發(fā)簡單,仿真器價格低廉,不需昂貴的編程器。

　　MSP430其特點有:1.8V～3.6V低電壓供電;高效16位RISC CPU可以確保任務(wù)的快速執(zhí)行,縮短了工作時間,大多數(shù)指令可以在一個時鐘周期里完成;6微秒的快速啟動時間可以延長待機時間并使啟動更加迅速,降低了電池的功耗。MSP430產(chǎn)品系列可以提供多種存儲器選擇,簡化了各類應(yīng)用中MSP430的設(shè)計;ESD保護,抗干擾力特強。與其它微控制器相比,帶Flash的微控制器可以將功耗降低為原來的1/5,既縮小了線路板空間又降低了系統(tǒng)成本。

　　MSP430具有如此多的優(yōu)點,可以預(yù)測在今后會有廣泛的應(yīng)用。但是目前仍有許多5V電源的邏輯器件和數(shù)字器件在使用,因此在許多設(shè)計中3V(含3.3V)邏輯系統(tǒng)和5V邏輯系統(tǒng)共存,而且不同的電源電壓在同一電路板中混用。隨著更低電壓標準的引進,不同電源電壓邏輯器件間的接口問題會在很長一段時間內(nèi)存在。本文討論MSP430與單片機中最常用的LSTTL電路、CMOS電路及計算機HCMOS電路的3V和5V系統(tǒng)中邏輯器件間的接口方法。理解這些方法可避免不同電壓的邏輯器件接口時出現(xiàn)問題,保證所設(shè)計的電路數(shù)據(jù)傳輸?shù)目煽啃浴?/p>

1 邏輯電平不同,接口時出現(xiàn)的問題

　　在混合電壓系統(tǒng)中,不同電源電壓的邏輯器件相互接口時會存在三個主要問題:第一是加到輸入和輸出引腳上的最大允許電壓的限制問題;第二是兩個電源間電流的互串問題;第三是必須滿足的輸入轉(zhuǎn)換門限電平問題。器件對加到輸入腳或輸出腳的電壓通常是有限制的。這些引腳有二極管或分離元件接到VCC。如果接入的電壓過高,電流將會通過二極管或分離元件流向電源。例如3V器件的輸入端接上5V信號,則5V電源將會向3V電源充電,持續(xù)的電流將會損壞二極管和電路元件。在等待或掉電方式時,3V電源降落到0V,大電流將流到地,這使總線上的高電平電壓被下拉到地。這些情況將引起數(shù)據(jù)丟失和元件損壞。必須注意的是:不管是在3V的工作狀態(tài)或是0V的等待狀態(tài)都不允許電流直接流向VCC。另外用5V的器件來驅(qū)動3V的器件有很多不同情況,各種電路間的轉(zhuǎn)換電平也存在不同情況。驅(qū)動器必須滿足接收器的輸入轉(zhuǎn)換電平,并要有足夠的容限保證不損壞電路元件。

2 可用5V容限輸入的3V邏輯器件

3V的邏輯器件可以有5V輸入容限的器件有LVC、LVT、ALVT、LCX、LVX、LPT和FCT3等系列。此外,還有不帶總線保持輸入的飛利浦ALVC也是5V容限。

2.1 ESD保護電路

3V器件可以有5V的輸入容限。一般數(shù)字電路的輸入端都有一個靜電放電(ESD)保護電路。如圖1(a)所示,傳統(tǒng)的CMOS電路通過接地的二極管D1、D2對負向高電壓限幅實現(xiàn)保護,正向高電壓則由二極管D3箝位。這種電路為了防止電流流向VCC電源,最大輸入電壓被限制在VCC+0.5V。對VCC為3V的器件來說,當輸入端直接與大多數(shù)5V器件輸出端接口時允許的輸入電壓太低。大多數(shù)5V系統(tǒng)加到輸入端的電壓可達3.6V以上。有些3V系統(tǒng)可以使用兩個MOS場效應(yīng)管或晶體管T1、T2代替二極管D1、D2,如圖1(b)所示。T1、T2的作用相當于快速齊納二極管對高電壓限幅。由于去掉了接到VCC的二極管D3,因此最大輸入電壓不受VCC的限制。典型情況下,這種電路的擊穿電壓在7～10V之間,因此可以適合任何5V系統(tǒng)的輸入電壓。

由上述分析可知,改進后具有ESD保護電路的3V系統(tǒng)的輸入端可以與5V系統(tǒng)的輸出端接口。

2.2 總線保持電路

　　總線保持電路就是有一個MOS場效應(yīng)管用作上拉或下拉器件,在輸入端浮空(高阻)的情況下保持輸入端處于最后有效的邏輯電平。圖2(a)中的電路為一LVC器件總線保持電路,采取改進措施而使其輸入端具有5V的容限。其基本原理如下:P溝道MOS場效應(yīng)管具有一個內(nèi)在的寄生二極管,它連接在漏極和襯底之間,通常源極與襯底是連在一起的,這就限制了輸入電壓不能高于VCC+0.5V?，F(xiàn)在的措施是用常閉接點S1將源極與襯底相連,當輸入端電壓比VCC高0.5V時,比較器使S2閉合,S1斷開,輸入端電流不會通過二極管流向VCC而使輸入具有5V的容限。圖2(b)是LVT和ALVT器件總線保持電路的例子。這種電路用了一個串聯(lián)的肖特基二極管D,消除了從輸入到VCC的電流通路,從而可以承受5V輸入電壓。對于3V的總線保持LVC、LVT和ALVT系列器件可以承受5V的輸入電壓。但對于3V的ALVC、VCX等系列器件則不能,它們的輸入電壓被限制在VCC+0.5V。