基于等效和實(shí)時(shí)采樣的數(shù)字示波器設(shè)計(jì)

摘要：基于數(shù)字示波器的基本原理，以單片機(jī)和FPGA組成的最小系統(tǒng)為控制核心，實(shí)現(xiàn)了普通示波器對(duì)被測(cè)信號(hào)的采樣、存儲(chǔ)與回放，并且增加了等效采樣和采樣保持功能，極大地提高了系統(tǒng)的測(cè)量范圍。該系統(tǒng)具有實(shí)時(shí)采樣和等效采樣兩種方式，以不大于1 Ms／s的A／D轉(zhuǎn)換實(shí)現(xiàn)200 MS／s的等效采樣率對(duì)輸入1 Hz～10 MHz，Vp-p為2 mV～8 V的信號(hào)進(jìn)行采樣處理，并能進(jìn)行單次觸發(fā)，自動(dòng)和存儲(chǔ)／輸出波形。
關(guān)鍵詞：?jiǎn)纹瑱C(jī)(SCM)；FPGA；數(shù)字示波器；等效采樣；實(shí)時(shí)采樣

1 引言
數(shù)字示波器自上個(gè)世紀(jì)七十年代誕生以來，它已成為測(cè)試工程師必備的工具之一。隨著近年來電子技術(shù)取得突破性的進(jìn)展，催生了更龐大的數(shù)字示波器市場(chǎng)需求。此外，信號(hào)傳輸在現(xiàn)代工程中是很重要的一個(gè)技術(shù)環(huán)節(jié)，但在信號(hào)傳輸中，數(shù)字信號(hào)將對(duì)模擬信號(hào)產(chǎn)生干擾，目前采用的解決方法是利用單片機(jī)來實(shí)現(xiàn)模擬信號(hào)和數(shù)字信號(hào)在單線中的混合傳輸，而這其中的測(cè)試和調(diào)試就要求示波器必須能夠?qū)?shù)字信號(hào)和模擬信號(hào)同時(shí)進(jìn)行分析和顯示。因此，這里介紹一種基于等效和實(shí)時(shí)采樣數(shù)字示波器的設(shè)計(jì)。

2 設(shè)計(jì)方案
2．1 采樣方案
選擇實(shí)時(shí)采樣和等效采樣相結(jié)合的方式，實(shí)時(shí)采樣速率小于1 MS/s，水平分辨率至少為20點(diǎn)/div，故系統(tǒng)50 kHz以下采用實(shí)時(shí)采樣方式，而50 kHz～10 MHz采用等效時(shí)間采樣方式，最高等效采樣速率可達(dá)到200 Ms／s。
2．2 頻率測(cè)量方案
由于該系統(tǒng)測(cè)試頻率上限為10 MHz。根據(jù)等精度測(cè)量和測(cè)周法原理，將此頻率分為兩段。因此，10 kHz以下頻率段，采用測(cè)周法；10 kHz以上的頻率段，采用等精度測(cè)量法，從而縮短測(cè)量時(shí)間。
2．3 觸發(fā)方案
采用內(nèi)部軟件觸發(fā)，通過軟件設(shè)置觸發(fā)電平，軟件設(shè)置的施密特觸發(fā)器參數(shù)容易修改，可以很好抑制比較器產(chǎn)生的毛刺。當(dāng)所采樣值大于該觸發(fā)電平時(shí)，產(chǎn)生一次觸發(fā)。該方案可排除硬件產(chǎn)生的毛刺干擾，觸發(fā)和波形較穩(wěn)定，且易實(shí)現(xiàn)觸發(fā)電壓的調(diào)整。
2．4 采樣與保持電路方案
采用射極跟隨器、模擬開關(guān)和電容搭建采樣與保持電路。射極跟隨器可選用帶寬穩(wěn)定且?guī)?dòng)容性負(fù)載強(qiáng)的運(yùn)放，有較多的TI模擬開關(guān)，使其速度很容易滿足要求，再選用合適的漏電小的聚苯電容即可實(shí)現(xiàn)采樣與保持電路。

3 系統(tǒng)硬件電路設(shè)計(jì)
系統(tǒng)制定出系統(tǒng)總體方案：輸入信號(hào)經(jīng)阻抗變換電路后進(jìn)行程控放大，再經(jīng)采樣與保持電路后進(jìn)人MAX118進(jìn)行采樣。其中程控放大倍數(shù)和A／D采樣速率由垂直靈敏度和水平掃描速度確定，采樣時(shí)刻由上升沿觸發(fā)判斷和等效采樣控制單元決定。采樣數(shù)據(jù)存入雙端口RAM，顯示控制模塊讀取RAM內(nèi)容并控制DAC904輸出顯示。圖1為系統(tǒng)總體設(shè)計(jì)實(shí)現(xiàn)框圖。

3．1 程控放大及前級(jí)阻抗匹配
信號(hào)先經(jīng)前級(jí)AD811的阻抗匹配后實(shí)現(xiàn)系統(tǒng)的輸入阻抗為1 MΩ，再經(jīng)過模擬開關(guān)MAX308CPE來實(shí)現(xiàn)不同通道放大的選擇，最后經(jīng)模擬開關(guān)COM總輸出，如圖2所示。

3．2 采樣與保持電路
基于采樣頻帶要達(dá)到10 MHz，系統(tǒng)采用模擬開關(guān)THS3166，其特點(diǎn)是低導(dǎo)通電阻、電容，低漏電流，低捕獲時(shí)間和通斷孔徑時(shí)間，但只工作在正電壓范圍，故需前級(jí)加法器。開關(guān)前再加一級(jí)射極跟隨器，采用帶動(dòng)容性負(fù)載強(qiáng)寬帶運(yùn)放THS3001做前后級(jí)的隔離。
3．3 整形及測(cè)頻電路
高頻段整形采用高速比較器MAX913，低頻段采用低速比較器LM311。為提高輸入MAX913信號(hào)的信噪比，在其前級(jí)加一級(jí)無限增益放大，采用高頻率運(yùn)算放大器LM7171，放大倍數(shù)50，這樣減小MAX913輸出脈沖邊沿抖動(dòng)。同時(shí)，為避免高頻整形方波的諧波發(fā)射，比較器輸出均經(jīng)74LS393分頻后送入FPGA進(jìn)行等精度測(cè)頻，脈沖邊沿更陡峭，便于測(cè)量。