基于二叉樹(shù)的CVSL電路優(yōu)化方法
實(shí)際上,二叉樹(shù)中的一些節(jié)點(diǎn)是重復(fù)的,在該圖2中,最后一層的0和1節(jié)點(diǎn)它們可以合并,對(duì)二叉樹(shù)有縮減規(guī)則,其一是當(dāng)兩個(gè)節(jié)點(diǎn)傳輸?shù)较乱粋€(gè)節(jié)點(diǎn)的傳輸路徑完全相同時(shí),兩個(gè)節(jié)點(diǎn)可以縮減為一個(gè);當(dāng)一個(gè)節(jié)點(diǎn)的所有傳輸路徑都?xì)w結(jié)到同一個(gè)下一級(jí)節(jié)點(diǎn)時(shí),這個(gè)節(jié)點(diǎn)可以省略。如圖3所示。本文引用地址:http://m.butianyuan.cn/article/175917.htm
合并0項(xiàng)和1項(xiàng),通過(guò)縮減規(guī)則最終可得一位二進(jìn)制全加器的二叉樹(shù)如圖4所示。將所有節(jié)點(diǎn)轉(zhuǎn)化為NMOS的連接點(diǎn),將路徑有相應(yīng)的NMOS管來(lái)代替,即可得到最終的CVSL電路,如圖5所示,這樣用二叉樹(shù)轉(zhuǎn)化為MOS電路的過(guò)程就完成了。
3 結(jié)語(yǔ)
本文對(duì)比了CMOS電路與CVSL電路的特點(diǎn),針對(duì)CVSL電路速度快功耗低的優(yōu)點(diǎn),在高速電路和VLSI設(shè)計(jì)中通常采用該電路,但由于CVSL電路共享的NMOS管較多,為提高利于率,對(duì)比互補(bǔ)的特點(diǎn),提出了優(yōu)化電路的二叉樹(shù)算法。它比傳統(tǒng)的真值表優(yōu)化法,其直觀性更強(qiáng),很好地解決了CVSL電路的設(shè)計(jì)問(wèn)題。
評(píng)論