基于開關電源的高速模數(shù)轉換器供電設計

系統(tǒng)設計工程師常被要求降低總體功耗，以減少對我們環(huán)境的影響，同時降低投資和運營成本。他們還需要提高電路密度，以便實現(xiàn)外形尺寸更小的電子系統(tǒng)，并且能在更嚴苛的環(huán)境下工作。遺憾的是，若將高功耗解決方案整合到這些系統(tǒng)中，會帶來極大的散熱問題，而使得其他目標也無法實現(xiàn)。

　　傳統(tǒng)上，ADC制造商一般推薦采用線性穩(wěn)壓器為轉換器提供干凈的電源。線性穩(wěn)壓器能夠抑制系統(tǒng)電源中經常出現(xiàn)的低頻噪聲。此外，鐵氧體磁珠和去耦電容相結合的方法可用來減少高頻噪聲。這種方法雖然有效，但卻限制了效率，特別是在線性穩(wěn)壓器必須從高出其輸出電壓幾伏的電源軌進行降壓調節(jié)的系統(tǒng)中。低壓差穩(wěn)壓器（LDO）的效率通常為30%～50%，而DC/DC穩(wěn)壓器的效率則高達90%。圖1顯示降壓型開關穩(wěn)壓器如ADI公司的ADP2114的典型效率。

圖1 ADP2114開關穩(wěn)壓器的典型效率

　　DC/DC轉換器的效率雖然比LDO高很多，但DC/DC轉換器在直接為高速模數(shù)轉換器供電時，往往由于噪聲太大而會導致性能大幅下降。這種噪聲至少有兩種來源：通過電源紋波直接進入轉換器的噪聲，以及由于磁耦合效應引起的噪聲。電源紋波在ADC的輸出頻譜中以不同的音調（或者雜散）出現(xiàn)，或者導致底噪全面提高。ADC對這些不同音調的易感性可以進行表征，通常在轉換器數(shù)據(jù)手冊中以電源抑制比（PSRR）表示。但是PSRR無法表示對轉換器底噪的寬帶效應。開關電源中產生的大電流通常會產生很強的磁場，該磁場會與電路板上的其他磁性元件產生耦合，包括匹配網絡中的電感，以及用于耦合模擬和時鐘信號的變壓器等。進行電路板布線時必須小心仔細，以防這些磁場與關鍵信號耦合。

　　省電（效率優(yōu)勢）

　　雖然半導體公司一直在推出更高效率的ADC、DAC和放大器，但是與用DC/DC穩(wěn)壓器替代LDO所獲得的總系統(tǒng)功效相比，這些改進實在是微乎其微。這里以一個采用3.3V電源提供100mA電流或者330mW功率的線性電路為例，采用將5 V降壓調節(jié)至3.3 V的典型LDO時，總功耗將為500mW，而僅有330mW提供有用功。原始電源必須比實際所需的電源大51%，這樣既浪費能源又增加了成本。通過比較，不妨考慮效率為90%的DC/DC穩(wěn)壓器。5V電源的總電流要求將為74mA（這是一個更低得多的要求），可同時降低了功耗和成本。

　　在無線基站等系統(tǒng)中，電源通常由單個高電流電源提供。該電源通常通過大量不同的降壓級向下降壓調節(jié)，然后再到達線性和混合信號元器件。盡管每個降壓級的效率都很高，但是它們也會浪費相當多的功率。圖2顯示了一個電源從12V電源軌進行降壓調節(jié)的典型系統(tǒng)，其使用了三個或更多降壓級為ADC和其他模擬器件提供電源。最后一級一般是LDO，通常，這一級的效率在降壓級中最低。當按下圖所示級聯(lián)兩次之后，即使是效率為90%的高效率DC/DC穩(wěn)壓器也僅能達到81%的效率，而最后的穩(wěn)壓級必須是LDO時，效率則會更低。

圖2 典型的系統(tǒng)級電源

　　隨著DC/DC電源技術的進步以及更高開關頻率的發(fā)展，DC/DC電源實現(xiàn)了在不造成性能損失的情況下，以大幅提高的效率直接為ADC供電。圖3顯示了省去LDO的典型降壓電路。

圖3 簡化的系統(tǒng)級電源

　　此外，許多系統(tǒng)為每個ADC采用單獨的LDO。單獨的LDO用于提供不同ADC之間的噪聲隔離，并降低每個LDO的功耗。這種單獨提供的方式分散了LDO產生的熱量，并且可使用小封裝形式的LDO。由于開關轉換器具有更高的效率，因此一個開關可為多個ADC和其他線性元件供電，而不會產生過多功耗和熱量，而采用單個大LDO則會發(fā)生這種情況。在開關電源的輸出端采用濾波鐵氧體磁珠可為采用相同電源軌的元件提供隔離。采用開關電源減少了系統(tǒng)對穩(wěn)壓器的需求，由于省去了多余的LDO及其相關電路，因而可明顯實現(xiàn)省電以及降低電路板成本。