新聞中心

EEPW首頁 > 電源與新能源 > 設(shè)計(jì)應(yīng)用 > 液晶顯示器的LED背光驅(qū)動控制設(shè)計(jì)方案

液晶顯示器的LED背光驅(qū)動控制設(shè)計(jì)方案

作者: 時(shí)間:2011-09-28 來源:網(wǎng)絡(luò) 收藏
預(yù)先設(shè)定一個(gè)LT3599 內(nèi)部極限保護(hù)溫度,當(dāng)LT3599 芯片溫度超過這個(gè)值時(shí)LT3599 輸出給 燈的電流就自動降低,從而使芯片的溫度慢慢降低。LT3599 內(nèi)部設(shè)定給VREF的參考電壓時(shí)1.227 V,VREF最大輸出100 μA 電流。具體的電路如圖6 所示,LT3599 內(nèi)部最大節(jié)點(diǎn)的溫度值與電阻R1、R2的選擇對應(yīng)關(guān)系如表1 所示。

本文引用地址:http://m.butianyuan.cn/article/178571.htm

  

圖6 用TSET管腳設(shè)計(jì)溫度保護(hù)電路

  圖6 用TSET管腳溫度保護(hù)電路

  表1 LT3599芯片內(nèi)部最大節(jié)點(diǎn)溫度與電阻R1、R2的對應(yīng)關(guān)系

  

表1 LT3599芯片內(nèi)部最大節(jié)點(diǎn)控制溫度與電阻R1、R2

  3)欠壓保護(hù)電路的:通過

  

  管腳設(shè)計(jì)欠壓保護(hù)電路。為了避免電路在超低電壓下工作導(dǎo)致出現(xiàn)不穩(wěn)定狀況,當(dāng)此管腳電壓低于1.4 V 時(shí)LT3599 會自鎖。LT3599的關(guān)斷電壓和接通電壓可分別通過式(3)和式(4)計(jì)算而得:

  

  當(dāng)

  

  管腳電壓低于1.4 V 或者VIN管腳電壓低于2.7 V 時(shí),欠壓保護(hù)就會關(guān)閉整個(gè)LT3599 電路,避免電路工作在不穩(wěn)定狀態(tài)。具體的電路設(shè)計(jì)如圖7 所示。

  

圖7 欠壓自鎖控制電路

  圖7 欠壓自鎖電路

  4)FPGA 模塊通過SS 管腳設(shè)計(jì)軟啟動開關(guān)鎖,避免當(dāng)電路由關(guān)斷或自鎖狀態(tài)恢復(fù)正常工作時(shí),受到較大的瞬時(shí)浪涌電流或過沖電壓的影響。采用軟啟動來恢復(fù)工作時(shí),電路的開關(guān)頻率會自動降低,以保護(hù)電路免受大電流損壞。當(dāng)VIN2.7 V 或

  

  1.4 V 時(shí),LT3599 電路會立即自動全部關(guān)斷,并通過SS 管腳設(shè)置了軟啟動鎖, 防止電路誤啟動。只有當(dāng)“VIN>2.7 V、

  

  >1.4 V、PWM>1 V、SS0.25 V” 這4個(gè)條件同時(shí)具備后,由SS 管腳設(shè)置的軟啟動鎖才會解開,此時(shí)內(nèi)部輸出11 μA 的電流來控制恢復(fù)過程中的電流和電壓上升速率。上升速率的快慢與SS 管腳所接電容Css 容量大小有關(guān),具體可由式(5)計(jì)算可知,其中Iss 典型值為11 μA。

  通過SS 管腳設(shè)置軟啟動開關(guān)鎖的控制時(shí)序圖如圖8 所示。

  

圖8 軟開關(guān)控制啟動時(shí)序圖

  圖8 軟開關(guān)控制啟動時(shí)序圖

  2.3 FPGA 可編程控制模塊的設(shè)計(jì)

  FPGA 采用的是高速串行接口通訊, 和傳統(tǒng)的并行接口相比,串行通訊能提供更大的帶寬、更遠(yuǎn)的距離、更低的成本和更高的擴(kuò)展能力。

  在設(shè)計(jì)FPGA對LT3599 的控制功能時(shí),充分利用其內(nèi)部可進(jìn)行靈活設(shè)計(jì)的特性。首先檢測視屏板輸出給顯示屏的視頻信號,識別出非標(biāo)準(zhǔn)信號,必要時(shí)FPGA 內(nèi)部產(chǎn)生標(biāo)準(zhǔn)視屏信號,然后對行場同步信號進(jìn)行數(shù)字濾波、時(shí)鐘鎖相,解決因長距離傳輸導(dǎo)致信號出現(xiàn)衰減失真以及電磁干擾等現(xiàn)象,再將RGB 信號按照預(yù)定的曲線進(jìn)行Gamma 和對比度調(diào)節(jié)。

  在進(jìn)行視屏信號檢測時(shí), 用板卡上的系統(tǒng)時(shí)鐘對輸入HS、VS 等信號的上升沿或下降沿進(jìn)行計(jì)數(shù),如果在設(shè)定時(shí)間內(nèi)檢測到邊沿次數(shù)大于某一個(gè)限值則表示有信號輸入,否則為無信號輸入。這種方法輸入信號的格式范圍寬、可實(shí)現(xiàn)性強(qiáng)。

  在進(jìn)行Gamma、對比度調(diào)節(jié)時(shí),F(xiàn)PGA 采用的是通過PC機(jī)查表方式,即對每一個(gè)輸入給出一個(gè)確切的輸出值,此值預(yù)先根據(jù)一定的算法計(jì)算好、使用C 語言程序編程設(shè)定,然后將相關(guān)數(shù)據(jù)加到FPGA 工程代碼中。通過預(yù)先設(shè)定好的通信方式, 在需要進(jìn)行調(diào)整時(shí), 將要調(diào)整到的信息發(fā)送給FPGA,F(xiàn)PGA 根據(jù)設(shè)定好的等級選擇輸出不同的值, 以完成相應(yīng)的調(diào)整功能。

  數(shù)字濾波采用的是對FPGA 內(nèi)部的電平調(diào)節(jié)的方式,因?yàn)镠S、VS 等信號上出現(xiàn)的不正常電磁干擾信號一般脈寬很窄,而HS、VS、DE 的脈寬較寬,因此,只要能夠消除非正常脈沖,就可以保證畫面穩(wěn)定正常顯示。關(guān)于數(shù)字濾波解決EMC電磁干擾的時(shí)序圖如圖9 所示。

  

圖9 數(shù)字濾波時(shí)序圖

  圖9 數(shù)字濾波時(shí)序圖

  2.4 燈組

  由于 的亮度是由通過其內(nèi)部的電流決定的,因此進(jìn)行LED 燈布局時(shí), 一方面要考慮到整個(gè)液晶屏的亮度均勻性,另一方面要減小電路微小電壓波動給LED 燈亮度帶來的影響。對于普通中小尺寸的液晶屏,由于源大都用的是側(cè)光式,LED 燈組可采用串聯(lián)和并聯(lián)相結(jié)合的方式。對于大尺寸液晶屏來說源一般采用直下式,為了提高亮度均勻性、減輕顯示器重量,LED 燈組還可采用正三角陣列布局,能更好地實(shí)現(xiàn)對LED 燈的保護(hù)且提高亮度的均勻性。

  3 結(jié)束語

  本文所介紹的LED 電路, 其電路效率可達(dá)90%以上。該電路設(shè)計(jì)上各相關(guān)參數(shù)都可以精確計(jì)算和控制,電路的保護(hù)措施齊全、控制效果好、抗干擾能力強(qiáng),并且可以根據(jù)所需背光亮度和屏的大小靈活組合使用。經(jīng)試驗(yàn)以及使用測試驗(yàn)證,是一款較理想的控制電路。


上一頁 1 2 下一頁

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉