500兆/秒高速A/D系統(tǒng)的實現(xiàn)

3 高速電路的設(shè)計

在高速電路中如何避免各個信號之間的串?dāng)_（crosstalk）,以及如何保證信號的完整性（integrality）是整個系統(tǒng)正常工作的保障。首先,對于高速電路電路板（PCB）應(yīng)至少采用四層以上的多層板技術(shù),本系統(tǒng)采用了六層板（表1）.采有多層板的目的并不僅僅是為了走線的方便,更重要的是使用了大面積的電源或地層之后可以使各信號線與地或電源平面之間形成一個緊耦合從減少信號線之間的串?dāng)_。通常所用的在走線層大面積網(wǎng)格鋪地的方法,雖然也可起到一定的屏蔽作用,但其面積和與信號線距離的關(guān)系遠(yuǎn)不如地平面產(chǎn)生的效果好。其次,系統(tǒng)的整體布局要合理,應(yīng)該綜合考慮地平面和電源層的分割。使用相同電源和地的芯片,布局盡量放在一起以避免地平面被瑣碎的分割。當(dāng)同一塊電路板上既有模擬電路也有數(shù)字電路時,更應(yīng)該仔細(xì)地考慮這兩部分的布局。模擬部分和數(shù)字部分應(yīng)該隔離,不僅是空間的隔離,而且電源也應(yīng)該隔離,兩部分最好單獨供電。最后,模擬地和數(shù)字地通過磁珠（ferrite bead）在一點相連。地平面上的電流一般比較大,大電流流過時會對表面上的器件產(chǎn)生一公平的影響,尤其是對模擬器件產(chǎn)生的影響將直接反映在輸出信號質(zhì)量的好壞。為了減少地電流的影響,在設(shè)計地平面時應(yīng)該在比較敏感的模擬器件下方加一道隔離溝阻斷大電流的通路（如圖7所示）,以減小地電流對它的影響。

表1

名 稱 用途說明
頂層 布線、元件
中間層1 模擬地、VTT
中間層2 數(shù)字地、ECL的VCC
中間層3 模擬+5V、數(shù)字+5V、數(shù)字+3.3V
中間層4 模擬-5V、數(shù)字-5V、數(shù)字+2.5V
底層 布線

高速電路的PCB設(shè)計是整個系統(tǒng)成敗的關(guān)鍵,PCB的設(shè)計在很大程序上與所選用的EDA工具有關(guān)。在本系統(tǒng)的PCB設(shè)計上選用的是PADS公司出品的PowerPCB,它和傳統(tǒng)的設(shè)計工具Protel相比有如下優(yōu)點：

（1）支持圓弧拐角布線,減少信號線的輻射,降低串優(yōu);

（2）支持淚滴焊盤,使走線阻抗變化均勻,減少反射;

（3）可以方便地在PCB的內(nèi)部層進(jìn)行分割和走線;

（4）支持多種布線規(guī)則,如布線長度、走線阻抗等規(guī)則;

（5）與自動布線器Specctra接口方便;

（6）直接支持信號完整性分析軟件HyperLynx。

鑒于以上種種優(yōu)越性能,它非常適合于高速電路板的PCB設(shè)計。