一款新穎的帶隙基準(zhǔn)電壓源設(shè)計(jì)
這里的關(guān)鍵問題是失調(diào)電壓被放大了(1+R2/R3)倍,在VREF中引入了誤差。更重要的是VOS本身隨溫度變化,更增大了輸出電壓的溫度系數(shù)。因此要盡量減少失調(diào)電壓。而引起失調(diào)的因素有很多,如電阻間的不匹配,晶體管的不匹配,運(yùn)放輸入級(jí)晶體管閾值電壓的不匹配,以及運(yùn)放的有限增益等。這里主要通過提高運(yùn)放的增益和精確的版圖設(shè)計(jì)來改進(jìn)。如圖2所示,基準(zhǔn)中采用了多級(jí)差分結(jié)構(gòu)的運(yùn)放來提高其增益,增大負(fù)反饋的深度,減小失調(diào)。然而,運(yùn)放級(jí)數(shù)的增多會(huì)增加電路的功耗,因此設(shè)計(jì)運(yùn)放的偏置電流為與電源無關(guān)的較小量,使其工作在飽和區(qū)邊緣,這也使得電路具有較寬的電源電壓范圍。
PSR是表征電源抑制能力的交流小信號(hào)參數(shù),它的定義為輸入電壓的變化與輸出基準(zhǔn)電壓的變化之比。在低頻情況下,基準(zhǔn)的PSR和運(yùn)放的增益呈成正比。因此運(yùn)放的環(huán)路增益越大,輸出VREF對(duì)電源VDD變化的抑制性就越強(qiáng)。
而該電路的啟動(dòng)部分由M25,M26,M27,M28,M29和M30組成,Vb由偏置部分產(chǎn)生,EN為使能信號(hào),正常工作時(shí)為低電平。當(dāng)EN為低時(shí),且Vb達(dá)到一定電平時(shí),M30導(dǎo)通,M30,M27支路產(chǎn)生電流,使M26和M27的柵電位升高,M26便將M29的柵電位拉低,M28,M29支路產(chǎn)生電流,使基準(zhǔn)部分開始工作。設(shè)計(jì)M25的寬長(zhǎng)比遠(yuǎn)大于M26的寬長(zhǎng)比,使得基準(zhǔn)正常工作后M28的柵電位為高,關(guān)斷M28,M29支路,啟動(dòng)部分與基準(zhǔn)脫離。
3 仿真結(jié)果
對(duì)設(shè)計(jì)的帶隙基準(zhǔn)電路進(jìn)行了性能指標(biāo)的仿真。使用HSPICE工具,基于Hynix 0.5μm CMOS工藝,仿真條件為25℃下全典型模型。從圖6中基準(zhǔn)的直流特性可見,電源電壓在1.5~6V之間變化時(shí),基準(zhǔn)輸出仍保持良好的穩(wěn)定性;圖7為基準(zhǔn)的溫度特性曲線,當(dāng)溫度從-40~100℃變化時(shí),基準(zhǔn)電壓的變化僅為2.2 mV,溫度系數(shù)為13.7×10-6/℃,顯示了低溫漂的特性;圖8是基準(zhǔn)環(huán)路穩(wěn)定性的仿真曲線,基準(zhǔn)的環(huán)路增益為110 dB,相位裕度為67°;圖9是基準(zhǔn)的電源抑制特性的仿真波形,低頻時(shí)PSR為-117 dB。仿真結(jié)果都滿足性能指標(biāo)。本文引用地址:http://m.butianyuan.cn/article/179683.htm
4 結(jié)束語(yǔ)
本文設(shè)計(jì)了一種采用CMOS工藝的高精度低功耗帶隙基準(zhǔn)電路,電源電壓的工作范圍為2.3~6.5 V。當(dāng)溫度從-40~100℃變化時(shí),基準(zhǔn)電壓的溫度系數(shù)為13.2×10-6/℃,低頻時(shí)的電源抑制能力為-117 dB。電源電壓為3.3 V時(shí)的工作電流僅為3μA。仿真結(jié)果顯示該電路具有良好的特性。
評(píng)論