開關(guān)電源印制板EMC輔助設(shè)計(jì)的軟件方法

（a）布線尺寸

（b）受擾信號(hào)頻譜

圖3No.5布線的尺寸和干擾測(cè)量結(jié)果

（a）布線尺寸

（b）受擾信號(hào)頻譜

圖4No.7號(hào)布線的尺寸和干擾測(cè)量結(jié)果

就給出必要的干擾分布信息，以期在PCB設(shè)計(jì)的早期階段就把干擾抑制在盡可能低的水平。

　　設(shè)計(jì)工作主要包括兩大步驟：初步輔助設(shè)計(jì)和仿真論證設(shè)計(jì)。在初步設(shè)計(jì)階段，計(jì)算機(jī)首先根據(jù)電路中各節(jié)點(diǎn)的dv/dt的大小識(shí)別干擾源，計(jì)算干擾源的干擾分布圖并顯示在屏幕上供參考。根據(jù)干擾分布圖把敏感電路放在干擾較弱的區(qū)域，這樣可以降低敏感電路的受擾程度[3]。同時(shí)可以根據(jù)實(shí)時(shí)的耦合系數(shù)計(jì)算值及時(shí)地調(diào)整敏感電路的大小、形狀，在PCB設(shè)計(jì)的初期階段就盡量把干擾耦合降低。整塊PCB設(shè)計(jì)完成后，進(jìn)入仿真設(shè)計(jì)階段。利用有限元技術(shù)提取PCB的雜散參數(shù)，建立分布參數(shù)等效電路，放入電路仿真軟件包Pspice或Saber,可以計(jì)算出可能的干擾水平，與EMC標(biāo)準(zhǔn)規(guī)定的干擾容許限值比較。整個(gè)軟件設(shè)計(jì)框圖如圖5所示。

圖5PCB輔助EMC設(shè)計(jì)軟件框圖

5結(jié)論

　　印制板的雜散參數(shù)對(duì)開關(guān)電源的EMC有很大的影響，合適的布線對(duì)減小印制電路間的干擾非常關(guān)鍵。根據(jù)干擾強(qiáng)度分布圖進(jìn)行PCB的布線設(shè)計(jì)，可以把敏感的電路放在干擾較弱的區(qū)域。精確的雜散電容計(jì)算需要很長(zhǎng)的計(jì)算時(shí)間，而耦合系數(shù)可以實(shí)時(shí)地顯示導(dǎo)線間的耦合程度，大大縮短了計(jì)算時(shí)間、輔助布線設(shè)計(jì)。計(jì)算和實(shí)驗(yàn)結(jié)果都證實(shí)了這一點(diǎn)。新的軟件輔助設(shè)計(jì)思想為印制板的設(shè)計(jì)提供了新思路。