LD0、QLDO、VLDO的設(shè)計原理及測試

　　2 VLDO的設(shè)計原理

　　VLDO的設(shè)計原理如圖4所示，典型產(chǎn)品為Analogic TECH公司的AAT3200。VLD0的最大特點是采用P溝道功率場效應(yīng)管MOSFET來代替PNP型功率管作為調(diào)整管，MOSFET本身還帶保護二極管(VD)。P溝道MOSFET屬于電壓控制型器件，其柵極驅(qū)動電流板小，而通態(tài)電阻非常低，通態(tài)壓降遠低于雙極性晶體管的飽和壓降，這不僅能大大降低輸入-輸出壓差，還能在微封裝下輸出更大的電流。圖4中還給出了內(nèi)部過電流及過熱保護電路，RS為電流檢測電阻。

　　一種改進型VLDO的設(shè)計原理如圖5所示。其主要特點是增加了輸出狀態(tài)自檢(POK)、延遲供電、電源關(guān)斷等功能。POK(Power OK)是表示“電源正常”的信號。一旦輸出電壓降低到使采樣電壓低于9l%UREF時，比較器就輸出高電平，經(jīng)過l ms的延遲時間強迫POK MOSFET導通，從POK端輸出低電平(表示電源電壓過低)，送至微處理器。當輸出電壓恢復正F常叫，比較器輸出低電平，令POK MOSFET截止，POK端輸出為高電平，以此表示電源正常。POK MOSFET采用開漏極輸出結(jié)構(gòu)，外部需經(jīng)過lO kΩ～l MΩ的上拉電阻接U0端。不用POK端時可接地或懸空。EN為使能控制端，當EN端接低電半時將電源關(guān)斷。LDO進入休眠狀態(tài)，此時POK端 呈高阻態(tài)。利用延遲電路能避免因干擾而造成的誤動作。

上一頁 1 2 3 下一頁