低壓CM0S帶隙基準(zhǔn)電壓源設(shè)計(jì)
基準(zhǔn)電壓源廣泛應(yīng)用于電源調(diào)節(jié)器、A/D和D/A轉(zhuǎn)換器、數(shù)據(jù)采集系統(tǒng),以及各種測(cè)量設(shè)備中。近年來(lái),隨著微電子技術(shù)的迅速發(fā)展,低壓低功耗已成為當(dāng)今電路設(shè)計(jì)的重要標(biāo)準(zhǔn)之一。比如,在一些使用電池的系統(tǒng)中,要求電源電壓在3 V以下。因此,作為電源調(diào)節(jié)器、A/D和D/A轉(zhuǎn)換器等電路核心功能模塊之一的電壓基準(zhǔn)源,必然要求在低電源電壓下工作。
在傳統(tǒng)的帶隙基準(zhǔn)源設(shè)計(jì)中,輸出電壓常在1.25 V左右,這就限制了最小電源電壓。另一方面,共集電極的寄生BJT和運(yùn)算放大器的共模輸入電壓,也限制了PTAT電流生成環(huán)路的低壓設(shè)計(jì)。近年來(lái),一些文獻(xiàn)力圖解決這方面的問題。歸納起來(lái),前一問題可以通過合適的電阻分壓來(lái)實(shí)現(xiàn);第二個(gè)問題可以通過BiCMOS工藝來(lái)實(shí)現(xiàn),或通過低閾值電壓的MOS器件來(lái)實(shí)現(xiàn),但工藝上的難度以及設(shè)計(jì)成本將上升。
基于上面的考慮,本文首先對(duì)傳統(tǒng)的帶隙電壓源原理進(jìn)行分析,然后提出了一種比較廉價(jià)且性能較高的低壓帶隙基準(zhǔn)電壓源,采用電流反饋、一級(jí)溫度補(bǔ)償技術(shù)設(shè)計(jì)了低壓CMOS帶隙基準(zhǔn)源電路,使其電路能工作在較低的電壓下。本文介紹這種帶隙電壓基準(zhǔn)源的設(shè)計(jì)原理,給出了電路的仿真結(jié)果,并對(duì)結(jié)果進(jìn)行了分析。并基于CSMC 0.5μm Double Poly Mix Process對(duì)電路進(jìn)行了仿真,得到理想的結(jié)果。
l 低壓COMS基準(zhǔn)電壓源設(shè)計(jì)
1.1 傳統(tǒng)的帶隙基準(zhǔn)源
圖1為帶隙基準(zhǔn)電壓源的原理示意圖。雙極性晶體管的基極-發(fā)射極電壓VBE,具有負(fù)的溫度系數(shù),其溫度系數(shù)一般為-2.2 mV/K。而熱電壓VT具有正的溫度系數(shù),其溫度系數(shù)在室溫下為十0.085 V/K。將VT乘以常數(shù)K并和VBE相加就得到輸出電壓VREF:
將式(1)對(duì)溫度T微分并代入VBE和VT的溫度系數(shù)可求得K,它使VREF的溫度系數(shù)在理論上為零。VBE受電源電壓變化的影響很小,因而帶隙基準(zhǔn)電壓的輸出電壓受電源的影響也很小。本文引用地址:http://m.butianyuan.cn/article/180881.htm
圖2是典型的CMOS帶隙電壓基準(zhǔn)源電路。兩個(gè)PNP管Q1,Q2的基極一發(fā)射極電壓差△VBE:
式中:J1和J2是流過Ql和Q2的電流密度。運(yùn)算放大器的作用使電路處于深度負(fù)反饋狀態(tài),使得節(jié)點(diǎn)1和節(jié)點(diǎn)2的電壓相等。即:
由圖2可得:
通過M1和M2的鏡像作用,使得I1和I2相等,結(jié)合式(4)和式(5)可得:
式中;A1和A2是Q1和Q2的發(fā)射極面積。比較式(5)和式(1),可得常數(shù)K為:
在實(shí)際設(shè)計(jì)中,K值即為式(7)表示。
傳統(tǒng)帶隙基準(zhǔn)源結(jié)構(gòu)能輸出比較精確的電壓,但其電源電壓較高(大于3 V),且基準(zhǔn)輸出范圍有限(1.2 V以上)。要在1.8 V以下的電源電壓得到1.2 V以下的精確基準(zhǔn)電壓,就必須對(duì)基準(zhǔn)源結(jié)構(gòu)上進(jìn)行改進(jìn)和提高。
1.2 低壓COMS基準(zhǔn)電壓源的電路設(shè)計(jì)
本設(shè)計(jì)基于CSMC-O.5μm-CMOS工藝(NMOS的閾值電壓為0.536 V,PMOS的閾值電壓為-0.736 V)。采用一級(jí)溫度補(bǔ)償、電流反饋技術(shù)設(shè)計(jì)的低壓帶隙基準(zhǔn)源電路如圖3所示。低壓帶隙基準(zhǔn)源的電流不僅用于提供基準(zhǔn)輸出所需的電流,也用于產(chǎn)生差分放大器所需的電流源偏置電壓,簡(jiǎn)化了電路和版圖設(shè)計(jì)。
評(píng)論