降低移動(dòng)設(shè)計(jì)功耗的邏輯技術(shù)方法

本文將探討在混合電壓供電的移動(dòng)設(shè)計(jì)中，混合電壓電平如何提高ICC電源電流及邏輯門如何降低功耗。當(dāng)前的移動(dòng)設(shè)計(jì)在努力在高耗能(power-rich)的功能性和更長(zhǎng)電池壽命的需求之間取得平衡。

目前，大多數(shù)便攜設(shè)備都備有多個(gè)電源軌，但在輸入高電平(VIH)低于電源電壓(VCC)時(shí)，仍可能產(chǎn)生不定功耗。當(dāng)輸入電壓為電源軌電平(VIL＝GND 或 VIH＝VCC)時(shí)，CMOS一般具有極低的靜態(tài)ICC和泄漏電流，故是移動(dòng)應(yīng)用中邏輯器件的首選技術(shù)。不過(guò)，若VIH

一般在CMOS門電路的設(shè)計(jì)中，輸入電壓閾值或輸入切換點(diǎn)為VCC/2；不過(guò)，飛兆半導(dǎo)體的低ICCT門電路采用專有的輸入電壓設(shè)計(jì)，可降低輸入閾值電壓，增大輸入電壓范圍，同時(shí)不影響有效邏輯低電平VIL。如前所述，當(dāng)輸入電壓為0V或VCC時(shí)，CMOS門電路的耗電量極低，而產(chǎn)品數(shù)據(jù)手冊(cè)通常會(huì)注明該條件下的ICC。因此，系統(tǒng)設(shè)計(jì)人員在VIH值小于VCC時(shí)看到ICC電流增大可能頗為驚訝。下面的圖2顯示了一個(gè)重新設(shè)計(jì)的輸入結(jié)構(gòu)的優(yōu)點(diǎn)。圖2所示的VIN-ICC 曲線圖比較了一個(gè)標(biāo)準(zhǔn)CMOS輸入器件和一個(gè)低ICCT輸入器件。靜態(tài)功率由基本DC功率公式?jīng)Q定：P＝ICC×VCC。在本例中，輸入VIH為2.5V，標(biāo)準(zhǔn)CMOS門電路輸入的功耗等于3.0mW (3.6V ×0.83mA) ，而低ICCT門電路的功耗只有0.003mW (3.6V×0.99uA)；也就是說(shuō)，利用低ICCT器件，靜態(tài)功耗降低了100%。

ICC電流的增大十分重要，因?yàn)樗鼤?huì)大幅度增加器件的靜態(tài)功耗。飛兆半導(dǎo)體的專有低ICCT輸入結(jié)構(gòu)可在ICCT電流出現(xiàn)期間限制其范圍，如圖2所示。

表1比較了不同VCC/VIN條件下的ICCT電源電流級(jí)。從表中可看出，飛兆半導(dǎo)體的低ICCT門電路具有很大的節(jié)能潛力。在混合電壓系統(tǒng)中，利用低ICCT門電路，與邏輯門電路相關(guān)的功耗可降至微不足道。

表2列出了低ICCT門電路供貨情況。根據(jù)需要可以提供額外的功能。當(dāng)現(xiàn)有應(yīng)用因前面討論的輸入條件而出現(xiàn)功耗過(guò)大時(shí)，用戶可利用標(biāo)準(zhǔn)引腳輸出，直接簡(jiǎn)便地進(jìn)行替換。

延長(zhǎng)電池壽命的要訣是降低各級(jí)的功率。隨著便攜設(shè)備整合更多的功能，功耗問(wèn)題越來(lái)越令人擔(dān)憂。飛兆半導(dǎo)體的NC7SVL低ICCT TinyLogic產(chǎn)品為解決這些難題提供了一個(gè)具成本效益的解決方案。此外，飛兆半導(dǎo)體先進(jìn)的小尺寸MicroPak封裝技術(shù)，以及新推出的更小的1.0x1.0mm MicroPak 2封裝技術(shù)，可顯著降低線路板空間要求。

對(duì)于功率預(yù)算十分緊張的便攜應(yīng)用產(chǎn)品來(lái)說(shuō)，耗電量的增加是不能接受的。NC7SVL低ICCT門電路能夠幫助系統(tǒng)設(shè)計(jì)人員在將功率保持在預(yù)算之內(nèi)，并延長(zhǎng)電池壽命。

圖1：邏輯門和輸入電壓條件。輸入電壓等于電源電壓Vcc時(shí)為使用CMOS門電路的理想狀態(tài)，這時(shí)ICC電流極低。在混合電壓情況下，若Vin