正確理解時(shí)鐘器件的抖動(dòng)性能

圖4 典型鎖相環(huán)輸出噪聲分布

根據(jù)鎖相環(huán)輸出的噪聲分布特性，對(duì)于基于鎖相環(huán)電路設(shè)計(jì)的高抖動(dòng)性能時(shí)鐘器件，必須正確評(píng)估各部分電路的噪聲特性，合理設(shè)計(jì)鎖相環(huán)環(huán)路帶寬WBW，如設(shè)計(jì)電路使得環(huán)路帶寬WBW 在兩噪聲源相位噪聲交叉點(diǎn)對(duì)應(yīng)的頻率附近，保證此時(shí)環(huán)路輸出的相位噪聲最小，圖5 在輸入?yún)⒖紩r(shí)鐘REF 有較大噪聲條件下，環(huán)路帶寬為~10Hz 鎖相環(huán)輸出噪聲性能，圖6 在參考時(shí)鐘REF 近端噪聲比較干凈，環(huán)路帶寬設(shè)為100KHz 附近時(shí)的輸出噪聲，兩者在對(duì)應(yīng)的應(yīng)用條件下都可以得到較佳的時(shí)鐘抖動(dòng)性能。

圖5 環(huán)路帶寬為~10Hz 鎖相環(huán)輸出噪聲

圖6 環(huán)路帶寬為100KHz 鎖相環(huán)輸出噪聲

3時(shí)鐘驅(qū)動(dòng)器

時(shí)鐘驅(qū)動(dòng)器主要功能為時(shí)鐘信號(hào)分發(fā)和增強(qiáng)驅(qū)動(dòng)能力，可分為兩大類：不帶鎖相環(huán)的高性能時(shí)鐘驅(qū)動(dòng)器，和帶鎖相環(huán)實(shí)現(xiàn)零延遲等功能的時(shí)鐘驅(qū)動(dòng)器。

3.1 不帶鎖相環(huán)的時(shí)鐘驅(qū)動(dòng)器

對(duì)于不帶鎖相環(huán)的時(shí)鐘驅(qū)動(dòng)器，表征抖動(dòng)性能通常采用的是附加抖動(dòng)指標(biāo)(即噪聲低噪)，如下圖7所示，附加抖動(dòng)被定義為：

為了準(zhǔn)確表征驅(qū)動(dòng)器本身引入的抖動(dòng)指標(biāo)，必須要求輸入均值抖動(dòng)小于器件本身的附加抖動(dòng)，如圖8是基于CDCLVC1310 器件的一個(gè)測(cè)試?yán)樱瑥膱D中可以看出若輸入信號(hào)為100MHz 時(shí)，在1MHz 偏置頻率驅(qū)動(dòng)器的低噪大概為-157dBc，在(12KHz ~ 20MHz)積分帶寬內(nèi)對(duì)應(yīng)的附加抖動(dòng)指標(biāo)為：

圖8 附加抖動(dòng)測(cè)試波形

此外，考慮在實(shí)際應(yīng)用系統(tǒng)中，輸入時(shí)鐘信號(hào)抖動(dòng)性能往往比不帶鎖相環(huán)的時(shí)鐘驅(qū)動(dòng)器附加抖動(dòng)差，因此不同廠家采用系統(tǒng)級(jí)附加抖動(dòng)來表征驅(qū)動(dòng)器本身的附加抖動(dòng)，圖9 是一個(gè)例子，驅(qū)動(dòng)器對(duì)輸出時(shí)鐘抖動(dòng)貢獻(xiàn)的系統(tǒng)附加抖動(dòng)為Jrms, add 183.762 182.12 24.64 fs 。此時(shí)，時(shí)鐘驅(qū)動(dòng)器輸出總抖動(dòng)主要由輸入信號(hào)的抖動(dòng)成分決定，器件本身引入的附加抖動(dòng)非常小，因此器件本身的附加抖動(dòng)(或稱噪聲低噪)往往比系統(tǒng)級(jí)的附加抖動(dòng)大一些，在選擇高性能時(shí)鐘驅(qū)動(dòng)器時(shí)，要注意正確識(shí)別附加抖動(dòng)和系統(tǒng)級(jí)附加抖動(dòng)指標(biāo)。

圖9 系統(tǒng)級(jí)附加抖動(dòng)測(cè)試

3.2零延遲時(shí)鐘驅(qū)動(dòng)器

零延遲時(shí)鐘驅(qū)動(dòng)器主要應(yīng)用在集中定時(shí)并行通信系統(tǒng)或基于CPU 系統(tǒng)的并行總線通信中，如給DDR等供時(shí)鐘，要求輸入和輸出時(shí)鐘的相位同步，采用內(nèi)部集成PLL 的方法實(shí)現(xiàn)零延遲功能，此時(shí)器件輸出的抖動(dòng)性能主要由器件本身決定。對(duì)于此類器件的應(yīng)用場(chǎng)景，必須要滿足并行數(shù)據(jù)通信的建立時(shí)間和保持時(shí)間規(guī)格，因此對(duì)時(shí)鐘驅(qū)動(dòng)器表征抖動(dòng)常用的指標(biāo)是相鄰周期間抖動(dòng)和周期抖動(dòng)，下面是CDCU2A877 器件的抖動(dòng)規(guī)格，其中，考慮DDR 存儲(chǔ)器需要上、下邊沿采樣，故在JEDEC 標(biāo)準(zhǔn)里對(duì)DDR 器件的半周期抖動(dòng)也做了約束。

表1 CDCU2A877 器件手冊(cè)抖動(dòng)規(guī)格

4鎖相環(huán)時(shí)鐘器件

隨著半導(dǎo)體制造工藝的迅速發(fā)展，模擬半導(dǎo)體行業(yè)演進(jìn)到130nm或65nm 節(jié)點(diǎn)時(shí)，意味模擬器件的集成度可以越來越高。目前，單芯片集成鎖相環(huán)時(shí)鐘IC 芯片，可以實(shí)現(xiàn)多鎖相環(huán)集成、多VCO 集成以及時(shí)鐘分布電路于一體，時(shí)鐘器件種類繁多，同時(shí)有些器件即可作為時(shí)鐘合成器應(yīng)用，也可用作抖動(dòng)濾除功能實(shí)現(xiàn)高性能時(shí)鐘輸出。

4.1 時(shí)鐘合成器(CSU)

也稱為時(shí)鐘倍頻器(CMU)，對(duì)輸入信號(hào)進(jìn)行倍頻以產(chǎn)生各種不同頻率的輸出，若參考時(shí)鐘為本地振蕩器或內(nèi)部集成時(shí)，也稱為時(shí)鐘發(fā)生器(Clock Generator)。根據(jù)應(yīng)用場(chǎng)景的不同，目前集成IC 內(nèi)部壓控振蕩器通常采用采用環(huán)形振蕩器和LC 振蕩器。環(huán)形振蕩器的調(diào)諧范圍更寬、功耗更低，而且芯片面交更小等，被大量應(yīng)用在對(duì)集成度要求較高的應(yīng)用場(chǎng)景，而LC 振蕩器具有品質(zhì)因數(shù)Q 值高的優(yōu)勢(shì)，噪聲性能較環(huán)形振蕩器好，被廣泛引用于對(duì)抖動(dòng)指標(biāo)有較高要求的通信、醫(yī)療等領(lǐng)域。

當(dāng)時(shí)鐘器件作為時(shí)鐘合成器應(yīng)用時(shí)，環(huán)路帶寬通常是在100KHz~400KHz 左右，根據(jù)具體應(yīng)用場(chǎng)景，如輸入頻率和輸出頻率不同，環(huán)路帶寬和相位余量可有差異。因此，時(shí)鐘合成器輸出抖動(dòng)主要由參考時(shí)鐘噪聲分布和本地振蕩器的噪聲分布共同決定。作為一顆在消費(fèi)類終端產(chǎn)品應(yīng)用的時(shí)鐘合成器件，CDCE706 的輸出相位噪聲如圖8 所示，均值抖動(dòng)為1.8ps@10KHz~5MHz，可滿足大多數(shù)消費(fèi)類產(chǎn)品的應(yīng)用需求。.