利用比較器/DAC組合解決數(shù)據(jù)采集問題

圖5. 由于比較器在其線性工作區(qū)保持穩(wěn)定，該高速、12位幅度采集器可處理低速輸入電壓而不會出現(xiàn)振蕩

圖6. 該低電壓、8位數(shù)據(jù)采集器替代ADC具有幾個優(yōu)勢：低成本、低功耗、以及采樣間隔期間關(guān)斷功能

DAC/比較器組合IC

Maxim提供3款單芯片器件可大大簡化設(shè)計，這些芯片組合了比較器和DAC.每款器件都非常適合本文應(yīng)用及其它多種應(yīng)用。

例如，MAX516是一款4通道器件，具有亞微秒速度，非常適合多種中等速度、多通道應(yīng)用(圖S1a)。

圖S1. Maxim 8位DAC/比較器IC包括4通道MAX516 (a)、高速、TTL兼容MAX910 (b)、以及ECL兼容MAX911(未列出)

MAX910是單通道、高速、TTL輸出DAC/比較器，具有8ns傳輸延遲(圖S1b)。類似器件(MAX911)具有更高速度--ECL互補(bǔ)輸出，4ns傳輸延遲。

逐次逼近

逐次逼近采用天平和一系列用于確定物體重量的二進(jìn)制權(quán)重(權(quán)重相對值為1、2、4、8、16等)的方式很容易說明。確定一個未知重量的最快方法(逐次逼近)，首先，將未知重量與最大權(quán)重進(jìn)行比較。根據(jù)天平指示，要么移除該重量，要么增加下一個最大重量，按這種方式一直到最小的權(quán)重。物體的重量就是天平盤上剩余權(quán)重的總和。

在逐次逼近ADC中，內(nèi)部DAC的位模擬系列二進(jìn)制重量，比較器輸出模擬天平指示。驅(qū)動權(quán)位處理的邏輯保存在封裝好的ADC的逐次逼近寄存器(SAR)或者控制DAC/比較器電路的處理器軟件子程序，該子程序可由不到20行的代碼來實現(xiàn)。

表S1. 逐次逼近偽代碼

應(yīng)用

本章節(jié)列舉了DAC/比較器架構(gòu)比集成ADC所具備的優(yōu)勢。所討論的應(yīng)用電路既常見又簡單，但然，也存在一些共性問題。

首先，考慮采用低成本方法實現(xiàn)電力線電壓跌落、浪涌以及瞬態(tài)檢測和故障記錄。理想的設(shè)計是采用墻上設(shè)備監(jiān)測電力線異常，并將每次異常發(fā)生的時間記錄到RAM中(電壓跌落和浪涌的持續(xù)時間可以從幾毫秒到幾小時;瞬態(tài)可能短至10微秒)。監(jiān)視器必須記錄電力線完全失效的持續(xù)時間，因此，監(jiān)視器應(yīng)當(dāng)由電池供電。

傳統(tǒng)解決方案是采用控制器和ADC.由于轉(zhuǎn)換器連續(xù)對電力線電壓采樣，控制器需將每次采樣值與軟件中用戶設(shè)定的限制進(jìn)行比較，并將任何超出規(guī)定的狀態(tài)記錄到RAM.由于系統(tǒng)必須能夠追蹤到短至10?s的瞬態(tài)情況，ADC采樣間隔必須相當(dāng)短-保守估算時間可以長達(dá)2.5?s.因此，控制器必須以1/2.5?s = 400ksps的速率進(jìn)行采樣處理。

如果軟件比較具有高效編碼并且ADC無需處理器干預(yù)，系統(tǒng)每次采樣可執(zhí)行少于10條指令，這就要求處理器具有4MIPS的能力。這種執(zhí)行能力并不適合采用電池供電(圖1)。需要考慮用模擬方法對輸入瞬態(tài)偏離進(jìn)行響應(yīng)，用以替代連續(xù)跟蹤方案。

在這種情況下，DAC/比較器替代方案提供了幾個明顯優(yōu)勢。需要4個DAC和4個比較器(或一片MAX516)，后面連接一個4路設(shè)置/復(fù)位觸發(fā)器。一組DAC/比較器/FF監(jiān)測高瞬態(tài)電壓，一組監(jiān)測低瞬態(tài)電壓，一組用于監(jiān)測電網(wǎng)跌落，一組用于監(jiān)測浪涌(圖2)。瞬態(tài)電壓直接耦合到比較器，連接到電壓跌落和浪涌監(jiān)測比較器的輸入首先要進(jìn)行整流和濾波，以獲得電網(wǎng)電壓的平均值。可在軟件中調(diào)整到合適的rms.

系統(tǒng)每T秒進(jìn)行采用并對觸發(fā)器復(fù)位，此處T為瞬態(tài)記錄時間分辨率(也許為60s)。高、低瞬態(tài)電平DAC用于設(shè)置所要求的門限。電壓跌落和浪涌DAC在每T秒間隔后進(jìn)行調(diào)整，采用逐次逼近技術(shù)產(chǎn)生高、低門限，以跟蹤目前平均值。

假設(shè)執(zhí)行逐次逼近以及其它任務(wù)的子程序具有1000條指令(保守估計)，對于T = 60s,CPU平均每秒執(zhí)行17條指令。執(zhí)行速率是0.00002 MIPS-非常適合低功耗系統(tǒng)，遠(yuǎn)遠(yuǎn)低于ADC方案的4 MIPS.為進(jìn)一步降低功耗，控制器可在大部分時間內(nèi)處于休眠,僅在處理電力線異常時喚醒。將電壓比較從軟件方式轉(zhuǎn)換為模擬硬件方式，該電路大大降低了功耗、設(shè)計復(fù)雜性以及成本。

較低的故障檢測和診斷維護(hù)成本

打印頭控制、車輛控制以及許多其它機(jī)電應(yīng)用，需嚴(yán)格監(jiān)視內(nèi)部電壓和溫度以確定何時更換工作模式。極端情況下，這種反饋可使系統(tǒng)避免全部關(guān)斷自毀。例如，在必要時步進(jìn)電機(jī)控制器必須調(diào)整輸出MOSFET的柵極驅(qū)動以避免線性工作時消耗過多功率。

監(jiān)測這些問題的傳統(tǒng)方法是采用ADC (圖7a)。處理器控制ADC進(jìn)行周期性測量，與控制處理保持時間常數(shù)一致。然后對結(jié)果的量化值進(jìn)行縮放后與軟件中的門限進(jìn)行比較。如果超出范圍，可觸發(fā)糾正動作或者全部關(guān)斷系統(tǒng)。

另外一種方法是采用DAC/比較器組合(圖7b)。靜態(tài)DAC輸出建立關(guān)斷門限或比較器觸發(fā)值。當(dāng)溫度變化造成比較器觸發(fā)，比較器會對處理器發(fā)出中斷來啟動糾正動作，必要時，處理器還可以通過啟動基于軟件的逐次逼近程序來確定極限溫度值。

圖7. 在這種情況下，用DAC和比較器(b)替換ADC (a)可降低系統(tǒng)成本、響應(yīng)時間以及軟件開銷

另一方面，為支持ADC,處理器在跳轉(zhuǎn)到關(guān)斷子程序之前必須輪詢ADC、輸入采樣值并與先前設(shè)定值進(jìn)行比較。這樣，DAC/比較器不僅節(jié)約成本，而且提供了比采用ADC的更快響應(yīng);同時還減小了處理器開銷。

時域反射計

最后，低成本、低功耗DAC/比較器組合(相對于ADC)在便攜式時域反射計(TDR)中非常實用-一種用于檢測電纜的不連續(xù)性并可測量中間傳輸長度的儀器。廉價的便攜式TDR隨著網(wǎng)絡(luò)電纜的增加變得非常普遍。