新聞中心

EEPW首頁 > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 一博技術(shù)研討會談高速設(shè)計(jì)熱點(diǎn)問題

一博技術(shù)研討會談高速設(shè)計(jì)熱點(diǎn)問題

作者: 時(shí)間:2012-04-10 來源:網(wǎng)絡(luò) 收藏

芯片工藝的提升、供電電壓不斷降低、設(shè)計(jì)周期越來越短、成本要求日益嚴(yán)苛以及新技術(shù)的層出不窮,給高速電路設(shè)計(jì)帶來了嚴(yán)峻的挑戰(zhàn)。一博科技(EDADOC)公司舉辦的“高速電路設(shè)計(jì)的挑戰(zhàn)及仿真解決方案”研討會和大家共同探討了信號完整性(SI)和電源完整性(PI)等高速電路設(shè)計(jì)的發(fā)展趨勢,一博專家就“高速電路的時(shí)序問題”、“高速串行總線的設(shè)計(jì)與仿真”、“DDR3設(shè)計(jì)與仿真”、“電源完整性仿真”等議題進(jìn)行了精彩的專題演講。

本文引用地址:http://m.butianyuan.cn/article/186637.htm

1.jpg

圖1:一博專題演講

在高速電路的設(shè)計(jì)中,計(jì)算和仿真非常重要。反射、串?dāng)_、過沖和單調(diào)性等普通的SI問題需要解決驅(qū)動(dòng)問題、端接電阻或串接阻尼電阻計(jì)算、PCB疊層結(jié)構(gòu)和特性阻抗計(jì)算以及走線拓?fù)浣Y(jié)構(gòu)分析等問題;時(shí)序設(shè)計(jì)需要保證PCB符合芯片工作要求的時(shí)序;微波段傳輸設(shè)計(jì)需要解決傳輸鏈路上因走線、過孔和材料等引起的微波領(lǐng)域問題。

一博SI部門經(jīng)理吳均(Bruce)談道,SI設(shè)計(jì)人員需要對方案進(jìn)行前、后期的仿真分析:前期仿真需要考慮布線參數(shù)的掃描仿真、匹配/拓?fù)淝蠼鈷呙?、靜態(tài)時(shí)序分析和傳輸鏈路優(yōu)化;后期仿真則需要生成串?dāng)_的詳細(xì)報(bào)告,進(jìn)行全面的時(shí)序分析、綜合仿真報(bào)告以及設(shè)計(jì)達(dá)標(biāo)驗(yàn)證。在規(guī)則驅(qū)動(dòng)設(shè)計(jì)方面,設(shè)計(jì)人員需要對電氣規(guī)則、物理/間距規(guī)則、匹配和拓?fù)溥M(jìn)行實(shí)時(shí)的設(shè)計(jì)規(guī)則檢查 (DRC)監(jiān)控。在設(shè)計(jì)后期,大家還需要對電路進(jìn)行測試驗(yàn)證。

針對反射、串?dāng)_等常規(guī)的SI問題,設(shè)計(jì)人員需要針對關(guān)心的網(wǎng)絡(luò)進(jìn)行仿真和分析信號質(zhì)量,測量過沖、下沖和信號的單調(diào)性,輸出詳細(xì)的方針報(bào)告,制定問題的解決方案。此外,通過生成精確的多負(fù)載結(jié)構(gòu)仿真波形,根據(jù)仿真結(jié)果進(jìn)行拓?fù)浣Y(jié)構(gòu)的優(yōu)化,可以解決多負(fù)載結(jié)構(gòu)的驅(qū)動(dòng)能力問題。

時(shí)序關(guān)系是同步系統(tǒng)正常工作的關(guān)鍵,考慮時(shí)序問題時(shí)需要區(qū)分不同的時(shí)鐘系統(tǒng)。時(shí)序約束無處不在,不合理的等長要求不僅對時(shí)序毫無幫助,甚至還會帶來負(fù)面作用。通過精確的時(shí)序仿真,可以得到正確的設(shè)計(jì)約束規(guī)則,從而降低設(shè)計(jì)成本,節(jié)約調(diào)試時(shí)間,加快產(chǎn)品的上市。

最近流行的DDR3內(nèi)存技術(shù)采用了“Fly-by”拓?fù)浣Y(jié)構(gòu)。這種拓?fù)涮嵘诵盘栙|(zhì)量,支持更高的速率,同時(shí)也使布線變得更加容易。但是,F(xiàn)ly-by拓?fù)浣Y(jié)構(gòu)也存在著各DRAM到控制器的時(shí)序不一致(通過讀寫平衡來進(jìn)行調(diào)節(jié))的缺點(diǎn)。針對DDR3,吳均對數(shù)據(jù)選擇脈沖(DQS)信號、地址/命令/控制信號的常規(guī)布線要求進(jìn)行了詳盡的說明,例如:線長、線寬、地參考內(nèi)層、菊花鏈走線等等;同時(shí),他也對DDR3布線容性負(fù)載的補(bǔ)償進(jìn)行了總結(jié)。

2.jpg

圖2:問答和茶歇環(huán)節(jié)專家答疑

在現(xiàn)在的高速電路板中,低電壓大電流是設(shè)計(jì)的發(fā)展趨勢——電源的波動(dòng)和噪聲容忍度越來越低。一博公司專家周紅偉指出,電源完整性的仿真需要定位電流密度最大點(diǎn)和溫度最高點(diǎn),指導(dǎo)疊層設(shè)計(jì)和電源平面的分割,優(yōu)化退耦電容的選擇和放置,快速檢查電源系統(tǒng)的頻域響應(yīng),以及準(zhǔn)確驗(yàn)證電源系統(tǒng)的時(shí)域特性。如果不考慮直流問題,那么一旦某些區(qū)域電流密度太大,則將引起局部溫度持續(xù)升高甚至燒毀;一旦直流壓降超標(biāo),板上期間將由于電源的過壓或欠壓而無法正常工作;一旦I/O網(wǎng)絡(luò)上的電阻過大,將有可能導(dǎo)致有用信號的嚴(yán)重衰減。充分考慮直流壓降可以給交流噪聲留下更多的余量。3.jpg

圖3:一博產(chǎn)品展示及抽獎(jiǎng)環(huán)節(jié)獲獎(jiǎng)?wù)吆嫌?/p>

此外,在茶歇和問答環(huán)節(jié),與會專家踴躍參與,積極向一博技術(shù)專家提問并展開了交流。各參會嘉賓紛紛對會議給與了高度評價(jià),并提出了自己的想法與建議。在相互的溝通交流中,大家對一博有了更深的認(rèn)識,對作為高速PCB設(shè)計(jì)公司的一博科技在方面的進(jìn)展留下了深刻的印象,同時(shí)也對一博從、SI仿真到制板、焊接加工的一條龍服務(wù)有了更新的認(rèn)識。大家希望一博能夠每年定期舉辦類似的盛會,為行業(yè)內(nèi)專家提供一個(gè)固定的交流平臺。



評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉