ADC輸入噪聲利弊分析

　　對(duì)于高速ADC,若要最大程度地提高SFDR,存在兩個(gè)基本限制：第一是前端放大器和采樣保持電路產(chǎn)生的失真;第二是ADC編碼器部分的實(shí)際傳遞函數(shù)的非線性所導(dǎo)致的失真。

　　提高SFDR的關(guān)鍵是盡可能降低以上兩種非線性。

　　要顯著降低ADC前端引起的固有失真，在ADC外部著力是徒勞的。然而，ADC編碼器傳遞函數(shù)的微分非線性可以通過(guò)適當(dāng)利用擾動(dòng)(即外部噪聲，與ADC的模擬輸入信號(hào)相加)來(lái)降低。

　　在一定的條件下，擾動(dòng)可以改善ADC的SFDR(參考文獻(xiàn)2-5)。例如，即使在理想ADC中，量化噪聲與輸入信號(hào)也有某種相關(guān)性，這會(huì)降低ADC的SFDR,特別是當(dāng)輸入信號(hào)恰好為采樣頻率的約數(shù)時(shí)。將寬帶噪聲(幅度約為? LSB rms)與輸入信號(hào)相加往往會(huì)使量化噪聲隨機(jī)化，從而降低其影響(見(jiàn)圖5A)。然而，在大多數(shù)系統(tǒng)中，信號(hào)之上有足夠的噪聲，因此無(wú)需額外添加擾動(dòng)噪聲。ADC的折合到輸入端噪聲也可能足以產(chǎn)生同樣的效果。將寬帶均方根噪聲電平提高約1 LSB以上會(huì)成比例地降低ADC SNR,且性能不會(huì)有進(jìn)一步的提高。

　　還有其它一些方案，都使用更大數(shù)量的擾動(dòng)噪聲，使ADC的傳遞函數(shù)隨機(jī)化。圖5B還顯示了一個(gè)由驅(qū)動(dòng)DAC的偽隨機(jī)數(shù)發(fā)生器組成的擾動(dòng)噪聲源，此信號(hào)從ADC輸入信號(hào)中減去后，以數(shù)字方式增加到ADC輸出中，從而不會(huì)導(dǎo)致SNR性能顯著下降。這種技術(shù)本身有一個(gè)缺點(diǎn)，即隨著擾動(dòng)信號(hào)的幅度增大，允許的輸入信號(hào)擺幅會(huì)減小。之所以需要減小信號(hào)幅度，是為了防止過(guò)驅(qū)ADC.應(yīng)當(dāng)注意，這種方案不能顯著改善ADC前端產(chǎn)生的失真，只能改善ADC編碼器傳遞函數(shù)的非線性所引起的失真。

　　圖5:利用擾動(dòng)使ADC傳遞函數(shù)隨機(jī)化

　　還有一種方法更容易實(shí)現(xiàn)，尤其是在寬帶接收機(jī)中，即注入信號(hào)目標(biāo)頻帶以外的一個(gè)窄帶擾動(dòng)信號(hào)，如圖6所示。一般來(lái)說(shuō)，信號(hào)成分不會(huì)位于接近DC的頻率范圍，因此該低頻區(qū)常用于這種擾動(dòng)信號(hào)。擾動(dòng)信號(hào)可能還位于略低于fs/2的地方。相對(duì)于信號(hào)帶寬，擾動(dòng)信號(hào)僅占用很小的帶寬(數(shù)百kHz帶寬通常即足夠)，因此SNR性能不會(huì)像在寬帶擾動(dòng)下那樣顯著下降。

　　圖6:注入帶外擾動(dòng)以改善ADC SFDR

　　分級(jí)流水線式ADC,例如圖7所示的14位105 MSPS ADC AD6645,在ADC范圍內(nèi)的特定代碼躍遷點(diǎn)有非常小的差分非線性誤差。AD6645由一個(gè)5位ADC1、一個(gè)5位ADC2和一個(gè)6位ADC3組成。嚴(yán)重的DNL誤差僅出現(xiàn)在ADC1躍遷點(diǎn)，第二級(jí)和第三級(jí)ADC的DNL誤差非常小。ADC1有25 = 32個(gè)相關(guān)的決策點(diǎn)，每隔68.75 mV (29 = 512 LSB)出現(xiàn)一個(gè)(2.2 V滿量程輸入范圍)。圖8以夸張形式顯示了這些非線性誤差。

　　圖7:14位105 MSPS ADC AD6645簡(jiǎn)化框圖

　　圖8:AD6645分級(jí)點(diǎn)DNL誤差(夸張顯示)