IDT70V9289的典型應(yīng)用電路設(shè)計(jì)

　　由于本設(shè)計(jì)的數(shù)據(jù)傳輸率高達(dá)300Mbit/s，而IDT70V9289的容量?jī)H有1024kbit，所以必須采取邊讀邊寫(xiě)的方式緩沖數(shù)據(jù)。但是，IDT70V9289并不允許雙端口對(duì)同一地址同時(shí)進(jìn)行讀和寫(xiě)，也沒(méi)有像以前的SRAM(如IDT7024)那樣設(shè)計(jì)操作忙邏輯，而是制定了一套讀寫(xiě)規(guī)則。由于這套讀寫(xiě)規(guī)則比較復(fù)雜，為了降低時(shí)序關(guān)系的復(fù)雜度，本設(shè)計(jì)將IDT70V9289分成容量相等的二個(gè)區(qū)域，把地址預(yù)存入Virtex-II XC2V250和CY7C68013的RAM中。

　　當(dāng)CY7C68013向Virtex-II XC2V250傳輸數(shù)據(jù)時(shí)，將Virtex-II XC2V250和IDT70V9289的片選端置低電平以啟動(dòng)這二個(gè)電路，然后再向IDT70V9289發(fā)送數(shù)據(jù)，同時(shí)通過(guò)CLKOUT端向Virtex-II XC2V250的CLKIN發(fā)送時(shí)鐘，以使Virtex-II XC2V250定時(shí)讀取數(shù)據(jù);當(dāng)CY7C68013發(fā)送512kbit后，即改變A0R-A15R引腳的值，同時(shí)Virtex-II XC2V250也通過(guò)內(nèi)置計(jì)數(shù)器定時(shí)改變A0L-A15L引腳的值，從而將CY7C68013的二個(gè)存儲(chǔ)區(qū)域交換過(guò)來(lái)，然后再按上述方式進(jìn)行讀寫(xiě)，如此循環(huán)下去。只要讀和寫(xiě)的平均速率保持一致，就可以保證數(shù)據(jù)可靠傳輸。應(yīng)用電路框圖如圖4所示。這樣做不但充分利用了二個(gè)端口可同時(shí)進(jìn)行存取操作的特點(diǎn)，而且巧妙地避免了同時(shí)對(duì)同一地址進(jìn)行讀寫(xiě)操作的沖突，從而達(dá)到了設(shè)計(jì)要求。

　　當(dāng)Virtex-II XC2V250向CY7C68013傳輸數(shù)據(jù)時(shí)，也可以通過(guò)片選端啟動(dòng)CY7C68013和IDT70D9289，其余過(guò)程與上面所述類(lèi)似，不過(guò)由于CY7C68013有內(nèi)置時(shí)鐘，為了保持時(shí)間一致，此時(shí)的時(shí)鐘仍由CY7C68013提供。

結(jié)論

IDT70V9289是IDT公司新推出的高速同步雙口靜態(tài)存儲(chǔ)器，其容量為64k×16bit，具有設(shè)計(jì)簡(jiǎn)單，應(yīng)用靈活等特點(diǎn)。