IDT70V9289的典型應(yīng)用電路設(shè)計(jì)
IDT70V9289是IDT公司新推出的一款高速同步雙口靜態(tài)存儲(chǔ)器(SRAM),可實(shí)現(xiàn)不同傳輸方式的雙路高速數(shù)據(jù)流的無損傳輸。文中詳細(xì)介紹該電路的結(jié)構(gòu)和原理,給出IDT70V9289的典型應(yīng)用電路及設(shè)計(jì)時(shí)應(yīng)注意的問題。
本文引用地址:http://m.butianyuan.cn/article/187287.htm1 引言
隨著科技的發(fā)展和高速設(shè)備的不斷涌現(xiàn),數(shù)據(jù)傳輸率也越來越高。而由于傳輸方式的不同,各種高速設(shè)備在連接時(shí)能否實(shí)現(xiàn)可靠的數(shù)據(jù)交換就顯得十分重要。高速雙口SRAM的出現(xiàn)為解決這一問題提供了一種有效途徑。IDT70V9289是IDT公司新推出的高速同步雙口靜態(tài)存儲(chǔ)器,其容量為64k×16bit,具有設(shè)計(jì)簡單,應(yīng)用靈活等特點(diǎn)。
2 IDT70V9289的結(jié)構(gòu)及功能
2.1 內(nèi)部結(jié)構(gòu)
圖1示出IDT70V9289的結(jié)構(gòu)框圖,它主要由I/O控制器、存儲(chǔ)器陣列、計(jì)數(shù)器/地址寄存器和一些邏輯電路組成。
2.2 功能特點(diǎn)
·真正的雙端口存儲(chǔ)器,完全同步操作
3.5ns時(shí)鐘建立時(shí)間,0ns保持時(shí)間(所有控制、數(shù)據(jù)和地址輸入)
具有數(shù)據(jù)輸入、地址和控制寄存器
·存儲(chǔ)容量達(dá)1024kbit(64k×16bit);
·高速數(shù)據(jù)存取,其TCD(時(shí)鐘上升沿與數(shù)據(jù)輸入/輸出的時(shí)延)為
商業(yè)級(jí):6/7.5/9/12ns(最大)
工業(yè)級(jí):9ns(最大)
·應(yīng)用IDT公司的高性能CMOS技術(shù),所耗低
工作時(shí):500mW(典型值)
待機(jī)時(shí):1.5mw(典型值)
·計(jì)數(shù)使能和重置功能
·通過FT/PIPE引腳選擇任意端口的流通(folw-through)或流水線輸出模式
·可對(duì)多路傳輸總線中的獨(dú)立高位字節(jié)和低位字節(jié)進(jìn)行控制
·LVTTL接口電平,3.3V(±0.3V)單電源供電
2.3 引腳功能(以左邊端口引腳為例)
VDD:電源輸入端,起濾波作用的旁路電容器應(yīng)盡可能靠近電源引腳,并直接連接到地;
VSS:接地引腳;
CE0L,CE1L:使能端,當(dāng)CE0L為低電平且CE1L為高電平時(shí),電路工作。該引腳可允許每個(gè)端口的片上電路進(jìn)入低功耗的待機(jī)模式;
R/WL:讀/寫使能,此端為高電平時(shí)讀出,為低電平時(shí)寫入;
OEL:異步輸出使能;
A0L-A15L:地址同步輸入端;
I/O0L-I/O15L:數(shù)據(jù)輸入/輸出端;
CLK::存儲(chǔ)器工作時(shí)鐘,所以輸入信號(hào)在該時(shí)鐘上升沿有效;
UBL:高位字節(jié)選擇,低電平有效;
LBL:低位字節(jié)選擇,低電平有效;
CNTENL:計(jì)數(shù)器使能,當(dāng)時(shí)鐘上升沿到來時(shí),如果該引腳為低電平,則地址計(jì)數(shù)器工作,優(yōu)先級(jí)高于其它引腳;
CNTRSTL:計(jì)數(shù)器重置,低電平有效,優(yōu)先級(jí)高于其他引腳;
評(píng)論