ADF4157在數(shù)字預(yù)失真時(shí)鐘方案中的應(yīng)用

　　在圖6中環(huán)路帶寬為200 kH z其他條件不變，24. 05 s的時(shí)候， 鎖相環(huán)基本達(dá)到鎖定。進(jìn)一步證明環(huán)路帶寬越寬鎖定時(shí)間越快， 但其濾波效果更差。

圖6 200 kH z時(shí)鎖定時(shí)間。

　　2. 3. 3 ADF4157輸出頻譜圖

　　采用此本振頻率時(shí)鐘方案， 系統(tǒng)整體性能也較為理想， PLL頻率合成器ADF4157產(chǎn)生的本振頻率經(jīng)過頻譜分析儀測(cè)試頻率合成器輸出信號(hào)， 輸出信號(hào)頻率為2 482. 44 MH z， 信號(hào)功率為- 2. 5 dBm左右， 在40MH z的窄帶范圍內(nèi)沒有明顯的雜散存在，滿足預(yù)失真系統(tǒng)上下變頻本振信號(hào)頻率要求， 經(jīng)過調(diào)試匹配等優(yōu)化措施輸出頻譜圖如圖7。

圖7 ADF4157輸出頻譜圖

　　2. 3. 4 時(shí)鐘板實(shí)物圖：

　　我們采用C adenceA llegro PCB Ed itor15. 5繪制出整個(gè)時(shí)鐘方案的PCB 圖， 時(shí)鐘板為4層板， 頂層和底層是信號(hào)層， 中間兩層是地層和電源層， 鑒于時(shí)鐘線的布線要求， 時(shí)鐘線應(yīng)盡量短而粗， 采用差分走線， 保證信號(hào)完整性。經(jīng)過合理布局， 繪制的PCB電路圖如圖8。

圖8 時(shí)鐘方案實(shí)際PCB圖。

　　3 結(jié)束語

　　鎖相式頻率合成器是現(xiàn)代在應(yīng)用最廣泛的一種頻率合成器， 而分?jǐn)?shù)數(shù)字鎖相頻率合成技術(shù)作為一種很有前途的鎖相頻率合成技術(shù)， 備受大家的關(guān)注， 本文介紹了基于FNPLL的ADF4157數(shù)字預(yù)失真系統(tǒng)本振頻率以及相應(yīng)的時(shí)鐘方案設(shè)計(jì)， 確保預(yù)失真系統(tǒng)信號(hào)質(zhì)量。ADF4157具有低的相位噪聲， 更高的頻率分辨率， 快速鎖定， 在參考輸入頻率不變情況下， 比一般單環(huán)NPLL具有更小的步進(jìn)變化等特點(diǎn)， 對(duì)今后的設(shè)計(jì)類似功能的頻率合成器具有很高的參考價(jià)值。