新聞中心

EEPW首頁 > 模擬技術(shù) > 設計應用 > 引腳電容在引腳上耦合的噪聲電壓

引腳電容在引腳上耦合的噪聲電壓

作者: 時間:2010-06-12 來源:網(wǎng)絡 收藏

邏輯器件相鄰之間的寄生電容能夠在敏感的輸入法出噪聲。圖2.21描述了一個互容CM使得邏輯器件中1和引腳2產(chǎn)生的情形。

本文引用地址:http://m.butianyuan.cn/article/187937.htm

可以用式:計算由電路1傳入電路2的串擾百分比:串擾=R2CM/T10%-90%

其中,CM=4PF(電路1和2的互容)
R2=37.5歐(75歐長傳輸線與75歐端接器的并聯(lián)阻抗)
T10%-90%=5NS(引腳1上信號的上升時間)

在本例中,串擾為0.03(3%)

當上升時間變得越短時,容性串據(jù)的問題變得越來越嚴重。同時,當連接的輸入阻抗更高時情況也隨之變得更差。

圖2.22說明了高阻抗輸入的問題。圖2.22中的ASIC器件產(chǎn)生一個時鐘信號,同時也反向觸發(fā)一個開關(guān)輸入。沒有C1和C2時,R1和R2的阻抗非常高,這總味著實際上來自引腳1的全部時鐘信號都將會在引腳2上出現(xiàn)。

高頻時電容器C1和C2降低了接收電路的阻抗,阻止了容性串擾問題的產(chǎn)生,對于接收電路中的容性負載,串擾的百分比正好等于電容的比值:串擾=CM/C1

C1設定為0.01UF時,得到的串擾只有0.0004,這一量級的串擾是無關(guān)緊要的,檢查R1、C1的時域響應,得到時間常數(shù)為0.1MS。沒有誰能夠分辯出這一微小的差異。

表2.4按大小次序列出了各種封裝中相鄰引腳之間的電容值。



關(guān)鍵詞: 引腳電容 引腳 電壓 耦合

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉