基于LED的視頻顯示板設(shè)計(jì)

除PWM信息外，數(shù)據(jù)幀也利用基于PC的GUI通過(guò)DVI接口發(fā)送。數(shù)據(jù)幀類型由FPGA內(nèi)部的相應(yīng)電路識(shí)別。在一個(gè)控制視頻幀內(nèi)，0至1行的每個(gè)像素都包含24 bit幀頭配置信息(HDR)；第32行和33行包含全局亮度PDM的幀頭信息，第64行和65行包含CALDAC的幀頭信息。本參考設(shè)計(jì)中，每組2行幀頭之后的30行數(shù)據(jù)對(duì)應(yīng)于LED顯示模塊PCB的30行信息。每個(gè)特定的LVDS列提供每行64像素的信息，用于傳輸每塊LED顯示模塊PCB上64片MAX6974 LED驅(qū)動(dòng)器的信息。每片MAX6974器件的每個(gè)像素包括24 bit控制信息，視頻幀控制中不使用95行以上的數(shù)據(jù)。
1.5 視頻顯示板控制GUI
GUI如圖3，用于配置參考設(shè)計(jì)中所有MAX6974的全局亮度PDM和CALDAC寄存器。GUI包括一個(gè)全局設(shè)置選項(xiàng)，用于調(diào)節(jié)視頻顯示板上所有芯片的相關(guān)參數(shù)，還包含一個(gè)器件制表符，用于調(diào)節(jié)每個(gè)芯片的參數(shù)。所有寄存器和MAX6974 LED驅(qū)動(dòng)器的設(shè)置可以存儲(chǔ)到一個(gè)文件，當(dāng)視頻顯示板運(yùn)行時(shí)下載數(shù)據(jù)。提供一個(gè)初始化設(shè)置文件，其中包括典型的寄存器參數(shù)的初始設(shè)置，大大簡(jiǎn)化了視頻顯示板的初始化過(guò)程。

GUI作為一個(gè)獨(dú)立的操作窗口出現(xiàn)在Windows操作系統(tǒng)。一旦使能GUI上的Write按鈕，它將創(chuàng)建一個(gè)視頻控制幀并將其發(fā)送到視頻顯示板。視頻控制幀只能按照60 Hz的視頻刷新率顯示。視頻控制幀也會(huì)占據(jù)視頻顯示板的整個(gè)屏幕；而FPGA會(huì)檢測(cè)控制幀頭行并將相應(yīng)的信息發(fā)送到MAX6974寄存器。因此，視頻控制幀的內(nèi)容不會(huì)顯示在視頻顯示板上。雖然視頻幀刷新時(shí)也會(huì)傳遞控制信息，但人眼不會(huì)注意到這些更新。
2 方案實(shí)施
DVI接收板包括TFP401 DVI接收器和AT24C02 EEPROM，另外還有幾個(gè)旁路電容。TFP401 DVI接收器實(shí)現(xiàn)串并轉(zhuǎn)換和TMDS解碼，并保證在半像素時(shí)鐘速率下同時(shí)得到RGB位的奇、偶像素。因?yàn)镈VI決定屏幕的最小分辨率是VGA，參考設(shè)計(jì)消除了每個(gè)鄰近像素，支持隔行掃描。半像素時(shí)鐘對(duì)于FPGA非常便利，允許其挑選所需要的像素。在Windows操作系統(tǒng)識(shí)別顯示器之前，通過(guò)DDC按照I2C協(xié)議檢測(cè)顯示器。然后，該顯示器響應(yīng)其EDID，包含制造商信息和操作信息。同樣，AT24C02 EEPROM用于儲(chǔ)存LED視頻顯示板的EDID信息。制造商ID必須從視頻電子標(biāo)準(zhǔn)協(xié)會(huì)(VESA)獲取，本參考設(shè)計(jì)中，借用DVI LCD顯示器的EDID，儲(chǔ)存在AT24C02 EEPROM中。當(dāng)所有的3個(gè)地址引腳接地時(shí)，AT24C02 EEPROM的I2C地址是0x0A，這是操作系統(tǒng)將要搜索的地址。
FPGA板主要包括2個(gè)SRAM和1片Altera?RFPGA器件。FPGA內(nèi)部具有LVDS接口和存儲(chǔ)器讀取功能。該參考設(shè)計(jì)中，F(xiàn)PGA主要用于DVI數(shù)字視頻信息的輸出分配。FPGA的另一重要作用是識(shí)別數(shù)據(jù)幀配置、全局亮度PDM和CALDAC信息。當(dāng)識(shí)別到視頻控制幀時(shí)，這些數(shù)據(jù)幀中除了獨(dú)立的PWM信息外，都被接收下來(lái)并直接發(fā)送到相應(yīng)的MAX6974寄存器。
圖4給出了FPGA的內(nèi)部功能電路，一幀像素的數(shù)據(jù)位存儲(chǔ)在SRAM緩存內(nèi)。FPGA內(nèi)部的行緩存器用于連接TFP401A DVI接收機(jī)和LVDS通道。兩行緩存器，一行用于接收TFP401A接收的數(shù)據(jù)位，連接SRAM的另一行緩存器用于接收TFP401A DVI接收機(jī)的數(shù)據(jù)。同樣，兩行緩存器用于每個(gè)LVDS通道。FPGA提供完整的邏輯電路使DVI和LVDS數(shù)據(jù)吞吐率保持一致，并提供所要求的SRAM數(shù)據(jù)、地址以及控制信號(hào)的時(shí)序。因?yàn)镾RAM為單端口，同時(shí)進(jìn)行讀、寫操作時(shí)需要在FPGA內(nèi)部配置存儲(chǔ)器訪問(wèn)。

每片MAX6974驅(qū)動(dòng)8個(gè)RGB LED，每個(gè)顯示模塊包含64個(gè)MAX6974 LED驅(qū)動(dòng)器，按照8行、8列分布，另外還有8行、64列的512個(gè)RGB LED。所有LED安裝在PCB的一側(cè)，LED中心距離為8 mm(上、下、左、右間距)，顯示模塊電路板尺寸為512 mm×64 mm。所有MAX6974器件都安裝在PCB的另一側(cè)。在安裝MAX6974器件的一側(cè)，鋪設(shè)電源和地線，包括1×6接頭，共需2組1×6接頭：一個(gè)用于左上角的LVDS輸入接口，另一個(gè)用于左下角的LVDS輸出接口。顯示模塊電路板可以嵌在視頻顯示板框架上，所有互聯(lián)板都安裝在框架內(nèi)。鄰近LED顯示模塊PCB之間的LVDS接口不需要額外引線。
3 功耗
3.3 V VCC供電時(shí)，每片MAX6974的工作電流為28 mA(CALDAC關(guān)閉)或54 mA(CALDAC使能)。一個(gè)LED顯示模塊PCB上包含64個(gè)LED驅(qū)動(dòng)器，工作電流為1.8 A或3.5 A。采用5 V VLED供電時(shí)，MAX6974每個(gè)端口提供的最大LED電流為30 mA。512個(gè)RGB LED顯示模塊的最大電流為46 A，需要多個(gè)3.3 V和5 V電源為整個(gè)視頻顯示板供電。