DSP完成的實(shí)時(shí)信號(hào)模擬器

前言

　　在通信、雷達(dá)等數(shù)字信號(hào)處理系統(tǒng)的設(shè)計(jì)中,信號(hào)模擬器發(fā)揮著至關(guān)重要的作用。模擬器用來模擬實(shí)際工作過程中信號(hào)處理系統(tǒng)的各種輸入信號(hào),從而方便了系統(tǒng)調(diào)試?？梢岳矛F(xiàn)有儀器模擬這些信號(hào),也可以設(shè)計(jì)專門的模擬器。這兩種方法各有特點(diǎn)：儀器模擬省去了模擬器的設(shè)計(jì)和調(diào)試過程,比較方便;但有時(shí)現(xiàn)有儀器并不能完全滿足系統(tǒng)測試的要求,另外有些儀器的價(jià)格相當(dāng)昂貴（專用的信道仿真設(shè)備一般在24000到500000美元之間[1]）。因此,在信號(hào)模擬的方法上應(yīng)視實(shí)際情況而定：對(duì)于ADC這樣輸入信號(hào)比較簡單的的系統(tǒng),可以利用任意波形發(fā)生器這些測試儀器進(jìn)行測試;而對(duì)需要多輸入或輸入信號(hào)種類比較多的系統(tǒng)一般需要設(shè)計(jì)專用的模擬器。一般來說,能用容易得到儀器完成的信號(hào)模擬不需要設(shè)計(jì)專用模擬器。

　　近年來,隨著電子技術(shù)的飛速發(fā)展,DSP、FPGA的性能得到很大提高的同時(shí),其價(jià)格也在下降。因而,使DSP、FPGA得到了廣泛的應(yīng)用。另外,支持即插即用的USB總線技術(shù),可以方便地完成與計(jì)算機(jī)的連接。本文利用DSP、FPGA完成了一個(gè)基于USB總線的可編程信號(hào)模擬器,該模擬器可以應(yīng)用到雷達(dá)、通信等領(lǐng)域,尤其是無線個(gè)人網(wǎng)（WPAN）方面。

　　本文首先介紹模擬器所能完成的功能;接下來將對(duì)該模擬器的系統(tǒng)結(jié)構(gòu)進(jìn)行介紹;在第三部分,詳細(xì)介紹各部分硬件的功能;在第四部分,介紹各部分軟件結(jié)構(gòu);最后各該模擬系統(tǒng)的性能指標(biāo),以及模擬WPAN信號(hào)的方法。

1 模擬器的系統(tǒng)結(jié)構(gòu)和功能

　　本模擬器的核心處理芯片采用TI的TMS320VC5402,該芯片是一款性價(jià)比較高的16bits定點(diǎn)DSP處理器。系統(tǒng)結(jié)構(gòu)如圖1所示。 　

　　該模擬器由4個(gè)外部接口：USB接口、雙路模擬輸出接口、數(shù)字量輸出接口、用戶可編程輸出接口等。其中USB接口負(fù)責(zé)模擬器與計(jì)算機(jī)之間的通信,接收PC發(fā)送來的命令,向PC發(fā)送模擬器狀態(tài)等;雙路模擬/數(shù)字量輸出接口以不同的方式將模擬結(jié)果送出系統(tǒng);用戶可根據(jù)自己的需要編程產(chǎn)生一些自定義數(shù)字量/PWM等信號(hào)經(jīng)過用戶可編程接口輸出。該模擬器可以由PC機(jī)控制,產(chǎn)生I/Q兩路信號(hào)進(jìn)行模擬和數(shù)字量輸出。預(yù)留有用戶可編程接口,方便用戶和其它系統(tǒng)進(jìn)行無縫連接,如：RF模塊等。

2 模擬器硬件組成

2.1 DSP處理器

　　該模擬器用到2個(gè)DSP處理器（TMS320VC5402）,其處理能力可達(dá)100MIPS。其中DSP1負(fù)責(zé)控制USB接口芯片,與PC進(jìn)行通信。并將接收到的數(shù)據(jù)和命令進(jìn)行處理后,經(jīng)FIFO或多緩沖同步串口（McBSP）與DSP2進(jìn)行通信。DSP2進(jìn)行最后的處理,產(chǎn)生相應(yīng)的波形送給FIFO;同時(shí)向FPGA發(fā)送相應(yīng)命令。FPGA根據(jù)命令控制DAC、及各輸出接口,將波形數(shù)據(jù)輸出。從而實(shí)時(shí)產(chǎn)生模擬數(shù)據(jù)和波形。

　　TMS320VC5402片內(nèi)有16K16bitsDARAM可以滿足一般系統(tǒng)的處理要求,但考慮到系統(tǒng)擴(kuò)展,在本系統(tǒng)中預(yù)留有外部RAM。該外部RAM可以分配為數(shù)據(jù)空間或程序空間,進(jìn)行不同空間的大小擴(kuò)展。

　　從系統(tǒng)結(jié)構(gòu)圖中可以看出,模擬器的數(shù)據(jù)流是單向的。DSP的數(shù)據(jù)總線為16bits寬,利用兩片8bits異步單向FIFO（IDT72v01）進(jìn)行寬度擴(kuò)展,組成一個(gè)16bits的單向FIFO進(jìn)行數(shù)據(jù)傳輸。可以將數(shù)據(jù)從DSP1傳送到DSP2,由DSP2傳送到各輸出接口。另外,我們利用兩個(gè)DSP的McBSP進(jìn)行一些關(guān)鍵參數(shù)、及需要進(jìn)行雙向傳輸?shù)臄?shù)據(jù)進(jìn)行通信傳輸。FIFO通信時(shí),將其空/滿標(biāo)志經(jīng)過譯碼連接到對(duì)應(yīng)DSP的READY信號(hào)上。這樣DSP在進(jìn)行FIFO讀寫時(shí),不會(huì)出現(xiàn)空讀、和漏讀現(xiàn)象。從而可以保證數(shù)據(jù)傳輸?shù)目煽啃院蛯?shí)時(shí)性。