脈沖信號源的CPLD實(shí)現(xiàn)方法
1 系統(tǒng)組成及工作原理
脈沖信號源電路核心采用一片可編程邏輯器件EPM7128SLC84―10,它屬于Ahera公司MAX7000系列產(chǎn)品,MAX7000系列產(chǎn)品是高密度、高性能的CMOS EPLD,是工業(yè)界速度最快的可編程邏輯器件系列,它是在Ahera公司的第二代MAX結(jié)構(gòu)基礎(chǔ)上采用先進(jìn)的CMOS EEPROM技術(shù)制造的。MAX7000系列產(chǎn)品包括MAX7000E、MAX7000S、MAX7000A,集成度為600~5 000可用門,有32~256個(gè)宏單元和36―155個(gè)用戶I/0引腳。這些基于EEPROM的器件能夠組合傳輸延遲快至5.0 ns,16位頻率為178 MHz。此外,它們的輸入寄存器的建立時(shí)間非常短,能夠提供多個(gè)系統(tǒng)時(shí)鐘且有可編程的速度/功率控制。
MAX7000S是MAX7000系列的增強(qiáng)型,具有高密度,是通過工業(yè)標(biāo)準(zhǔn)4引腳JTAG接口實(shí)現(xiàn)在線可編程的,在線編程電壓為5 V。EPM7128SLC84―10有128個(gè)邏輯宏單元,2 500個(gè)門電路,8個(gè)邏輯陣列塊,68個(gè)L/O管腳,速度等級為一6(傳輸延遲6 ns),最高時(shí)鐘頻率為147.1 MHz。整個(gè)信號產(chǎn)生及數(shù)碼顯示控制電路(不包括驅(qū)動(dòng))集成在一片中。脈沖信號源電路由時(shí)鐘源、鎖存器、計(jì)數(shù)器、控制電路、驅(qū)動(dòng)電路以及數(shù)碼管動(dòng)態(tài)掃描顯示電路組成,電路框圖,如圖l所示。
時(shí)鐘電路采用80 MHz有源晶振,它為系統(tǒng)提供時(shí)鐘信號;鎖存器1及鎖存器2用于保存頻率及占空比數(shù)據(jù),為16位計(jì)數(shù)器提供預(yù)置值,鎖存器位數(shù)為8位,設(shè)定的數(shù)據(jù)通過工控機(jī)輸入,由于計(jì)數(shù)器位數(shù)為16位,故需分兩次打人數(shù)據(jù);計(jì)數(shù)器1及計(jì)數(shù)器2作為定時(shí)器,按鎖存器1、2設(shè)定的值計(jì)時(shí),兩個(gè)計(jì)數(shù)器交替工作,即一個(gè)計(jì)數(shù)器工作而另一個(gè)計(jì)數(shù)器不工作。當(dāng)工作的計(jì)數(shù)器到達(dá)計(jì)時(shí)時(shí)間后,向控制電路發(fā)出時(shí)間到信號。控制電路接收計(jì)數(shù)器發(fā)出的信號,停止計(jì)數(shù)器工作,并重新裝載計(jì)時(shí)數(shù)據(jù),同時(shí)啟動(dòng)另一個(gè)計(jì)數(shù)器工作,從而產(chǎn)生規(guī)定頻率、占空比的脈沖信號,并輸出兩路脈沖信號,如圖2所示。為了提高信號源帶負(fù)載能力,輸出使用了7417367驅(qū)動(dòng)芯片增加驅(qū)動(dòng)電流。
顯示電路圖,如圖4所示,其中需要顯示的數(shù)據(jù)代碼通過工控機(jī)輸入。緩沖器74LS244用做多路開關(guān),當(dāng)選通信號有效時(shí),該路鎖存數(shù)據(jù)有效,數(shù)碼管顯示相應(yīng)的數(shù)據(jù)。
評論