2.4GHz CMOS功率放大器設(shè)計(jì)

摘要 本文系統(tǒng)分析了射頻CMOS功率放大器的設(shè)計(jì)方法，并基于TSMC 0.35μm RF工藝設(shè)計(jì)了一種工作頻率在2.4GHz，電源電壓為3.3V的三級(jí)CMOS功率放大器。仿真得到輸出功率24dBm，漏級(jí)效率為40%， 輸入反射系數(shù)S₁₁為-35dB?？捎糜诙叹嘈」β薀o(wú)線通訊系統(tǒng)。

關(guān)鍵詞 射頻集成電路 功率放大器 CMOS

近年來(lái)，隨著無(wú)線和移動(dòng)通信技術(shù)的發(fā)展，射頻集成電路研究成為熱點(diǎn)。功率放大器(Power Amplifier，PA)是射頻收發(fā)系統(tǒng)中功率損耗最大的部分，要求元件有低噪聲和高載流子遷移率，通常選用砷化鎵工藝制造PA , 但隨著集成度的提高及市場(chǎng)需求的推動(dòng), 集成度高、成本低的CMOS工藝將成為PA發(fā)展的趨勢(shì)^[1]。

隨著CMOS工藝的進(jìn)步，CMOS器件的高頻性能得到了改善，但同時(shí)也給功率放大器帶來(lái)了一些困難，如氧化層擊穿電壓過(guò)低，電流驅(qū)動(dòng)能力差，襯底耦合嚴(yán)重等。片上無(wú)源器件性能差，尤其片上電感的Q值過(guò)低，嚴(yán)重影響了功率放大器性能。較為實(shí)用的輸出功率小于24dBm的功率放大器可用在短距離小功率系統(tǒng)如Bluetooth, WLAN 中可以降低成本。

本文采用CMOS工藝實(shí)現(xiàn)一個(gè)工作在2.4GHz的射頻功率放大器，電源電壓3.3V，輸出功率達(dá)到24dBm。本功放為效率比較高的C類功率放大結(jié)構(gòu)，采用了三級(jí)放大、共柵隔離、I/O端口阻抗匹配等技術(shù)來(lái)提高電路性能。

2 射頻功率放大器

功率放大器的主要任務(wù)是放大RF信號(hào)并通過(guò)天線將其發(fā)射出去, 且保證信號(hào)能夠被正確地接收, 不被鄰近通道的信號(hào)所破壞。通常, 采用漏級(jí)效率來(lái)衡量PA的性能, 定義如下：

從(1)式可以看出,在理想的情況下, 若 PA本身不消耗功率, 傳遞到負(fù)載的功率應(yīng)該等于來(lái)自電源的功率, 效率為100%。但是, PA傳遞給負(fù)載功率時(shí), 本身要消耗一定的功率，還需要信號(hào)放大電路，也會(huì)消耗一定的額外功率, 因此效率不可能達(dá)到100%。

線性PA有A類，AB類，B類，C類四種類型，其主要差別在于偏置情況不同,可用如圖1所示的一般模型來(lái)統(tǒng)一表示^[2]。圖中電感BFL把直流功率送入到晶體管的漏極，假設(shè)這個(gè)電感很大，足以使通過(guò)它的電流基本保持不變。漏極通過(guò)電容BFC連至一個(gè)振蕩回路以防止負(fù)載中有任何直流功耗。電感L和電容C構(gòu)成輸出端并聯(lián)諧振濾波器，削減了由非線性引起的帶外的發(fā)射功率，晶體管輸出電容可被納入振蕩回路，R_L為將下級(jí)天線的等效阻抗。

PA作為射頻收發(fā)系統(tǒng)的重要單元, 要求同時(shí)滿足線性度、增益、輸出功率和效率的要求。但由于電源電壓下降（5V到3V或者更低)導(dǎo)致的阻抗匹配限制, PA很難保證同時(shí)達(dá)到要求的輸出功率和效率。本設(shè)計(jì)要求達(dá)到的輸出功率為24dBm，為了得到較高的效率，選擇C類結(jié)構(gòu)實(shí)現(xiàn)功率放大^[3]。

在C類功率放大器中，柵的偏壓設(shè)成使晶體管在小于一半周期的時(shí)間導(dǎo)通，晶體管漏極得到周期性的一串脈沖構(gòu)成的電流。如圖2為功率放大器的輸入電壓和漏極電流波形，柵的偏壓V_bias小于晶體管的閾值電壓V_th，輸入正弦信號(hào)，在晶體管漏極得到導(dǎo)通角為2φ的脈沖電流。用正弦的上面部分來(lái)近似漏極電流，可得到導(dǎo)通角與功率放大器的漏極效率和輸出功率的關(guān)系式分別為

（2）

（3）

從公式(2)和(3)可以看出，隨著導(dǎo)通角的減小，漏級(jí)效率不斷增大，當(dāng)導(dǎo)通角等于0時(shí)，漏極效率可以達(dá)到100%，但此時(shí)的輸出功率為0。因此在設(shè)計(jì)C類功率放大器時(shí)，應(yīng)根據(jù)漏級(jí)效率和輸出功率的要求進(jìn)行折衷得到導(dǎo)通角的大小，進(jìn)而確定晶體管的工作狀態(tài)。

由于晶體管的輸入阻抗為電容與電阻的串聯(lián)，為了減少輸入端信號(hào)反射，必須進(jìn)行阻抗匹配設(shè)計(jì)，使輸入阻抗與信號(hào)源的內(nèi)阻50Ω匹配^[4]。如圖3所示,由L₁，L₂，C₂組成的T形網(wǎng)絡(luò)實(shí)現(xiàn)電路的輸入阻抗與源阻抗的匹配,C₁為隔直電容，通過(guò)仿真，輸入端反射系數(shù)可達(dá)到-35dB。

圖3 輸入匹配網(wǎng)絡(luò)

天線作為功率放大器的輸出負(fù)載，一般可以等效為50Ω的電阻，3.3V的電源電壓不能為50Ω的負(fù)載提供的24dBm的輸出功率，故必須進(jìn)行阻抗變換，減小R，使輸出達(dá)到需要的功率。如圖4虛線右方為由L，C組成的阻抗變換網(wǎng)絡(luò)將負(fù)載50Ω的電阻變換為較小電阻R_s，其變換公式為
(4)

Rs的取值應(yīng)折衷考慮，取值過(guò)大，輸出不能得到需要的功率，取值過(guò)小，導(dǎo)致輸出電流過(guò)大，在晶體管導(dǎo)通電阻上的損耗增大，功率放大器效率降低。

在主放大電路中，晶體管M₁，M₂與電容C₅電感L₁構(gòu)成第一級(jí)，共源共柵結(jié)構(gòu)提供高電壓增益，共柵管M₂用于減少調(diào)諧輸出和調(diào)諧輸入的相互作用，以及減少M(fèi)₁管C_gd的影響，L₁與C₅在2.4GHz時(shí)諧振，提供高阻抗負(fù)載^[5]；M₃，M₄電感L₂構(gòu)成第二級(jí)；M₅ 和L₄ 為輸出功率放大電路，由于輸出管M₅的尺寸很大，用電感L₃和電容C₃的串聯(lián)電路實(shí)現(xiàn)輸出管的輸入匹配設(shè)計(jì)。其中電容C₃在直流時(shí)隔斷直流通路，并可減小柵端的有效電容。B₁，B₂，B₃ 為電路提供直流工作點(diǎn)，L₂，L₄實(shí)現(xiàn)扼流功能。

3 模擬結(jié)果

設(shè)計(jì)基于TSMC 0.35μm SiGe CMOS射頻工藝庫(kù)，使用Cadence公司的SpectreRF仿真工具，電源電壓取3.3V。為保證導(dǎo)通電阻最小化，輸出管尺寸取L=0.35μm ,W=1651115μm，輸出級(jí)偏置電壓V_B3=0.35V。

仿真所得的輸入反射參數(shù)曲線如圖5所示，在2.4GHz處S₁₁低于-35dB，輸入網(wǎng)絡(luò)在以2.4GHz為中心頻率的100MHz帶寬范圍內(nèi)都達(dá)到了良好的匹配。

圖6為功率放大器的輸出功率參數(shù)，輸入0dBm中心頻率在2.4GHz的正弦信號(hào), 在功放輸出端可得到250mW的輸出，且各次諧波處的功率損耗很小。本功放的漏級(jí)效率約為40%。

在低電源電壓下，通過(guò)輸出阻抗變換增大輸出功率，利用輸入和級(jí)間匹配網(wǎng)絡(luò)減小反射功率，主電路采用共源共柵，三級(jí)放大結(jié)構(gòu)，可得到較優(yōu)電路性能。

最后，基于TSMC 0.35μm CMOS射頻工藝，完成了2.4GHz功率放大器的設(shè)計(jì)。仿真表明，在3.3V的電源電壓，0.35V的輸出級(jí)偏置電壓情況下，功放輸出功率24dBm，漏級(jí)效率為40%，可工作于短距離小功率射頻收發(fā)系統(tǒng)。

1 張國(guó)艷，黃如，張興等，CMOS射頻集成電路的研究進(jìn)展[J]。微電子學(xué)，2004, 34(4) :377-383.

2 H Lee Thomas, The Design of CMOS Radio-Frequency Integrated Circuits Second Edition. Bei Jing: Publishing House of Electronics Industry, 2005.

3 Ramakrishna Sekhar Namyanaswami, RF CMOS Class C Power Amplifiers for Wireless Communications. University of California, Berkeley, fall 2001.

4 宗國(guó)翼,朱恩,李智群，可用于無(wú)線局域網(wǎng)802.11a 標(biāo)準(zhǔn)的5GHz CMOS功率放大器設(shè)計(jì)[J]。電子器件，2005, 28(1):161-163.

5 郭德彬，周峰，唐璞山，一種900-MHz 20-mW CMOS 功率放大器的設(shè)計(jì)[J]。微電子學(xué)，2002，32(1):62-65.