新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于時(shí)鐘頻率調(diào)整的時(shí)間同步的FPGA實(shí)現(xiàn)及應(yīng)用

基于時(shí)鐘頻率調(diào)整的時(shí)間同步的FPGA實(shí)現(xiàn)及應(yīng)用

作者: 時(shí)間:2013-03-22 來(lái)源:網(wǎng)絡(luò) 收藏

網(wǎng)絡(luò)化運(yùn)動(dòng)控制是未來(lái)運(yùn)動(dòng)控制的發(fā)展趨勢(shì),隨著高速加工技術(shù)的發(fā)展,對(duì)網(wǎng)絡(luò)節(jié)點(diǎn)間的精度提出了更高的要求。如造紙機(jī)械,運(yùn)行速度為1 500~1 800m/min,同步運(yùn)行的電機(jī)之間1μs的誤差將造成30 μm的運(yùn)動(dòng)誤差。高速加工中心中加工速度為120 m/min時(shí),伺服電機(jī)之間1μs的誤差,將造成2 μm的加工誤差,影響了加工精度的提高。

本文引用地址:http://m.butianyuan.cn/article/189662.htm

分布式網(wǎng)絡(luò)中節(jié)點(diǎn)的時(shí)鐘通常是采用晶振+計(jì)數(shù)器的方式來(lái)實(shí)現(xiàn),由于晶振本身的精度以及穩(wěn)定性問(wèn)題,造成了時(shí)間運(yùn)行的誤差。時(shí)鐘同步通常是選定一個(gè)節(jié)點(diǎn)時(shí)鐘作為主時(shí)鐘,其他節(jié)點(diǎn)時(shí)鐘作為從時(shí)鐘。主節(jié)點(diǎn)周期性地通過(guò)報(bào)文將主時(shí)鐘時(shí)間發(fā)送給從節(jié)點(diǎn),從節(jié)點(diǎn)接收到報(bào)文后,以主時(shí)鐘為基準(zhǔn)進(jìn)行延遲補(bǔ)償,然后將計(jì)算出的新時(shí)鐘值賦給從時(shí)鐘。這種同步方法造成了從時(shí)鐘計(jì)數(shù)值的不連續(xù),即會(huì)出現(xiàn)重復(fù)(從時(shí)鐘晶振頻率快于主時(shí)鐘)或跳躍(從時(shí)鐘晶振頻率慢于主時(shí)鐘),而且這種方法并沒(méi)有從根本上解決的不同步問(wèn)題,因此要進(jìn)一步提高同步精度很困難。本文研究了一種可對(duì)頻率進(jìn)行動(dòng)態(tài)調(diào)整的時(shí)鐘,通過(guò)對(duì)的動(dòng)態(tài)修正,實(shí)現(xiàn)主從的同步,進(jìn)而實(shí)現(xiàn)時(shí)間同步。

1 時(shí)鐘同步原理

要實(shí)現(xiàn)兩個(gè)時(shí)鐘的同步,一是時(shí)鐘的計(jì)數(shù)值要相同,二是計(jì)數(shù)增長(zhǎng)速率要相同。如圖1所示,設(shè)主時(shí)鐘的頻率為f,從時(shí)鐘頻率在Nn-1到Nn時(shí)間段為fn-1,在Nn到Nn+1為fn,SyncDelay為同步報(bào)文從主站到從站的延遲時(shí)間,可以通過(guò)延時(shí)測(cè)量幀采用往返法測(cè)量得到,從時(shí)鐘要在Nn+1時(shí)刻達(dá)到與主時(shí)鐘相等,那么有:

kn就是時(shí)鐘頻率調(diào)整系數(shù)。在每個(gè)同步周期可以計(jì)算出頻率調(diào)整系數(shù),然后通過(guò)相應(yīng)的硬件電路來(lái)實(shí)現(xiàn)頻率調(diào)節(jié)。

2 可調(diào)頻率的時(shí)鐘設(shè)計(jì)

可調(diào)頻率時(shí)鐘是一種完全由數(shù)字電路組成的時(shí)鐘計(jì)數(shù)器,構(gòu)造簡(jiǎn)單,可以很方便地在中實(shí)現(xiàn),原理如圖2所示。該頻率可調(diào)時(shí)鐘由一個(gè)戶(hù)位時(shí)鐘計(jì)數(shù)器,q位累加器和r位頻率補(bǔ)償值寄存器組成。每個(gè)晶振周期,累加器與頻率補(bǔ)償寄存器中的FreqCompValue相加,并將結(jié)果保存到累加器。如果累加器發(fā)生溢出,時(shí)鐘計(jì)數(shù)器的值就增加1;反之,時(shí)鐘計(jì)數(shù)器保持不變。由此可以看出,晶振頻率和頻率補(bǔ)償值FreqCompValue的大小決定了累加器的溢出速率,也決定了時(shí)鐘計(jì)數(shù)器的計(jì)數(shù)頻率。所以可以通過(guò)調(diào)整FreqCompValue來(lái)調(diào)節(jié)時(shí)鐘頻率。為了實(shí)現(xiàn)高精度時(shí)鐘,晶振頻率要比時(shí)鐘頻率高。設(shè)晶振頻率為FreqOsc,時(shí)鐘計(jì)數(shù)頻率為FreqClk,分頻比為DivRatio,同步周期為SyncInterval,補(bǔ)償精度為Precision,p、q、r可由下列公式得出:

DivRatio=FreqOsc/FreqClk (5)

fpga相關(guān)文章:fpga是什么


伺服電機(jī)相關(guān)文章:伺服電機(jī)工作原理


塵埃粒子計(jì)數(shù)器相關(guān)文章:塵埃粒子計(jì)數(shù)器原理
晶振相關(guān)文章:晶振原理

上一頁(yè) 1 2 下一頁(yè)

評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉