基于FPGA的多功能頻率計的設(shè)計與實現(xiàn)

頻率是電信號中重要的物理量，在電子、通信系統(tǒng)中，信號的頻率穩(wěn)定度決定了整個系統(tǒng)的性能，準確測量信號的頻率是系統(tǒng)設(shè)計的重要內(nèi)容。

單片機廣泛地應(yīng)用于電子系統(tǒng)設(shè)計，其性價比高，大量的外圍接口電路，使基于單片機的電子系統(tǒng)設(shè)計方便，周期縮短。然而，單片機的串行工作特點決定了它的低速性和程序跑飛，另外還存在抗干擾能力不強等缺點。EDA(Electronic Design Automation)技術(shù)以計算機為工具，在Quartus II軟件平臺上，對以硬件描述語言Verilog HDL/VHDL為系統(tǒng)邏輯描述手段完成的設(shè)計文件，自動地完成邏輯編譯、化簡、綜合及優(yōu)化、邏輯仿真，直至對特定目標芯片的適配、編譯、邏輯映射和編程下載等工作，FPGA是純硬件結(jié)構(gòu)，具有較強的抗干擾能力。

文中在FPGA芯片中嵌入MC8051 IP Core，作為控制核心，利用Verilog HDL語言進行編程，設(shè)計了以MC8051 IPCore為核心的控制模塊、計數(shù)模塊、鎖存模塊和LCD顯示模塊等模塊電路，采用等精度測量法，實現(xiàn)了頻率的自動測量，測量范圍為0.1 Hz～50 MHz，測量誤差小于0.01%。

1 8051IP(Intelligent Property)軟核

8051單片機是以由VQM原碼(Verilog Quartus Mapping File)表達的，在QuartusII環(huán)境下能與VHDL、Verilog HDL等其他硬件描述語言混合編譯綜合，并在單片FPGA中實現(xiàn)全部硬件系統(tǒng)。

MC8051單片機核含有8位復(fù)雜指令CPU，存儲器采用哈佛結(jié)構(gòu)，其結(jié)構(gòu)框圖如圖1所示。

MC8051的指令系統(tǒng)與8051/2、8031/2等完全兼容，硬件部分也基本相同，例如可接64KB外部存儲器，可接256字節(jié)內(nèi)部數(shù)據(jù)RAM，含兩個16位定時/計數(shù)器，全雙工串口，含節(jié)省功耗工作模式，中斷響應(yīng)結(jié)構(gòu)等。不同之處主要有：

1)MC8051是以網(wǎng)表文件的方式存在的，只有通過編譯綜合，并載入FPGA中才以硬件的方式工作，而普通8051總是以硬件方式存在的;

2)MC8051無內(nèi)部ROM和RAM，所有程序ROM和內(nèi)部RAM都必須外接。

3)以軟核方式存在能進行硬件修改和編輯;能對其進行仿真和嵌入式邏輯分析儀實現(xiàn)實時時序測試;能根據(jù)設(shè)計者的意愿將CPU、RAM、ROM、硬件功能模塊和接口模塊等實現(xiàn)于同一片F(xiàn)PGA中(即SOC)。

4)與普通8051不同，MC8051的4個I/O口是分開的。

MC8051核在接上了ROM和RAM后就成為一個完整的8051或8052單片機了，MC8051核實用系統(tǒng)的最基本構(gòu)建頂層原理圖如圖2所示，主要由4個部件構(gòu)成。

1)MC8051核。CPU_Core即MC8051單片機核如圖3所示，由VQM原碼表述：CPU_Core.vqm，可以直接凋用。該元件可以與其他不同語言表述的元件一同綜合與編譯。

2)嵌入式鎖相環(huán)PLL50。其輸入頻率設(shè)置為50 MHz，MC8051能接受的工作時鐘頻率上限取決于FPCA的速度級別。

3)程序ROM，LPM_ROM。采用ROM容量的大小也取決于FPGA所含的嵌入RAM的大小。設(shè)置的ROM容量是4k字節(jié)。此ROM可以加載HEX格式文件作為單片機的程序代碼。HEX程序代碼可以直接使用普通8051單片機程序編譯器生成。

4)數(shù)據(jù)RAM，LPM_RAM。本系統(tǒng)設(shè)置的LPM_RAM容量是256字節(jié)。高128字節(jié)須用間接尋址方式訪問。