基于Virtex-6 FPGA的雙緩沖模式PCIe總線設(shè)計(jì)方案和

3.2 PCIE核配置

Virtex6 PCIE Endpoint Block[4]集成了傳輸層(TL)、數(shù)據(jù)鏈路層(DLL)和物理層(PL)協(xié)議，它完全符合PCIE基本規(guī)范，可配置性增加了設(shè)計(jì)的靈活性，降低了成本。其功能框圖與接口如圖5所示。其中收發(fā)器通過PCIE總線與Root Complex實(shí)現(xiàn)數(shù)據(jù)包的傳遞，PCIE總線由系統(tǒng)接口和PCIE接口組成;系統(tǒng)接口由復(fù)位和時(shí)鐘信號(hào)組成，PCIE接口由8條差分傳輸和接收對(duì)組成(8lane)。TX/RX Block RAM用來存儲(chǔ)來自DMA引擎和系統(tǒng)內(nèi)存的數(shù)據(jù)，其大小可以通過Xilinx Core Generator配置。傳輸接口為用戶提供了產(chǎn)生和接收TLP的機(jī)制;物理層接口使用戶能夠觀測(cè)和控制鏈路的狀態(tài);配置接口使用戶能夠觀察和配置PCIE終端的配置空間，即DMA寄存器;中斷接口實(shí)現(xiàn)DMA與PCIE核之間的中斷傳輸。用戶通過這些接口設(shè)計(jì)符合其需要的DMA引擎。

圖5 PCIE功能框圖與接口

本文使用Xilinx CORE Generator生成PCIE核，其主要配置參數(shù)如表1所列。

表1 PCIE核主要配置參數(shù)

3.3 總線主控DMA傳輸

參考Xilinx應(yīng)用實(shí)例XAPP1052[5],本文設(shè)計(jì)的DMA結(jié)構(gòu)框圖如圖6所示，各部分功能介紹如下：

①發(fā)射引擎。發(fā)射引擎產(chǎn)生傳輸層數(shù)據(jù)包(TLP)并通過傳輸接口發(fā)送至PCIE核，數(shù)據(jù)包的數(shù)據(jù)來自TX_FIFO,頭信息來自DMA控制/狀態(tài)寄存器，也負(fù)責(zé)驅(qū)動(dòng)對(duì)DMA寄存器的讀取。

②接收引擎。接收引擎將來自上位機(jī)的數(shù)據(jù)包解碼并轉(zhuǎn)存至RX_FIFO中，也接收來自驅(qū)動(dòng)的配置信息并將寄存器值寫入DMA控制/狀態(tài)寄存器中。

③DMA控制/狀態(tài)寄存器。該模塊是DMA的主控制器，控制著DMA復(fù)位、讀寫等操作;內(nèi)存緩沖區(qū)的地址信息和TLP包長度等信息也存儲(chǔ)在該寄存器中。

④MSI中斷控制器。該模塊產(chǎn)生讀寫中斷，然后通過中斷接口通知PCIE核，進(jìn)而通知驅(qū)動(dòng)程序。

⑤TX/RX_FIFO.通過Xilinx Core Generator將FIFO配置為獨(dú)立時(shí)鐘異步模式，實(shí)現(xiàn)不同時(shí)鐘域的數(shù)據(jù)緩沖和位寬轉(zhuǎn)換。本文PCIE時(shí)鐘為250 MHz、位寬64位，而DSP核時(shí)鐘為200 MHz、位寬32位。

⑥PCIE核。該模塊為例化的PCIE集成塊，框圖和參數(shù)詳見圖5和表1.

⑦DSP核。該模塊為用戶設(shè)計(jì)的算法或者功能模塊，例如通過Simulink調(diào)用Xilinx庫實(shí)現(xiàn)某種功能。

圖6 DMA結(jié)構(gòu)框圖