可編程邏輯器件的應(yīng)用參考

引言

隨著大規(guī)模超大規(guī)模可編程邏輯器件的發(fā)展，邏輯器件日益以其低廉的價(jià)格及靈活的設(shè)計(jì)方式、豐富完備的功能而廣泛應(yīng)用于電子線(xiàn)路設(shè)計(jì)中。采用CPLD可對(duì)邏輯電路功能進(jìn)行綜合集成，根據(jù)需要設(shè)計(jì)最小的單元，節(jié)約系統(tǒng)資源，極大的減少了電路板上功能模塊及模塊間連線(xiàn)。同時(shí)以其靈活的設(shè)計(jì)及在線(xiàn)升級(jí)方式對(duì)系統(tǒng)進(jìn)行修改升級(jí)，減少了對(duì)電路板本身的修改，提高了系統(tǒng)整體可靠性，節(jié)約了制版費(fèi)用，縮短了設(shè)計(jì)的周期。

但可編程邏輯器件使用中還有諸多需要注意的細(xì)節(jié)，特別是對(duì)于才開(kāi)始應(yīng)用其進(jìn)行設(shè)計(jì)的電子線(xiàn)路設(shè)計(jì)人員，只有把握住這些細(xì)節(jié)才能成功的進(jìn)行設(shè)計(jì)。

應(yīng)用基礎(chǔ)

在設(shè)計(jì)之前需要對(duì)邏輯器件進(jìn)行了解，以MAX7000系列為例，器件管腳設(shè)置如圖1。這是將CPLD器件應(yīng)用于PCI接口邏輯的一個(gè)示例，實(shí)現(xiàn)對(duì)PCI接口芯片輸出的本地控制信號(hào)的譯碼及部分功能模塊的嵌入式設(shè)計(jì)。

元件除去電源部分所需管腳，剩下的大部分是I/O口，可定義為系統(tǒng)所需控制管腳。需要注意幾個(gè)全局信號(hào)控制腳，如GCLK、OE等管腳可用于整個(gè)邏輯器件工作時(shí)序的控制，一般用于全局信號(hào)的連接。同時(shí)需要注意的是TDI、TMS、TDO、TCK四個(gè)管腳是與在線(xiàn)編程相關(guān)的程序下載管腳，必要時(shí)候也可作為通用的管腳使用。ALTERA元件的下載線(xiàn)可以購(gòu)買(mǎi)或是自行制作，資料比較完備。要實(shí)現(xiàn)在線(xiàn)編程，CPLD元件部分的PCB設(shè)計(jì)時(shí)需要注意，幾個(gè)下載管腳不是懸空的，都必須進(jìn)行上拉、下拉設(shè)計(jì)，電路如圖2。這點(diǎn)容易忽略，而導(dǎo)致下載軟件無(wú)法發(fā)現(xiàn)下層的器件，相關(guān)說(shuō)明在文檔“In-System Programmability”中。

在操作系統(tǒng)中安裝相應(yīng)的下載線(xiàn)驅(qū)動(dòng)，就可在其圖形化的設(shè)計(jì)軟件中發(fā)現(xiàn)可編程控制器件，并對(duì)其進(jìn)行在線(xiàn)編程、調(diào)試。