新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于單片機(jī)的測(cè)控系統(tǒng)的抗干擾措施

基于單片機(jī)的測(cè)控系統(tǒng)的抗干擾措施

作者: 時(shí)間:2012-10-23 來(lái)源:網(wǎng)絡(luò) 收藏

本文引用地址:http://m.butianyuan.cn/article/189830.htm

11、元器件的選擇

為降低元器件的噪聲,應(yīng)盡量采用金屬膜電阻和低噪聲的有源器件。為了減小溫度漂移,全部元件需經(jīng)過(guò)高、低溫老化處理。必要時(shí),前級(jí)放大器、有源濾波器要加溫度補(bǔ)償電路。A/D轉(zhuǎn)換器的積分電容應(yīng)選漏電小、介質(zhì)損耗因數(shù)低的聚丙烯或聚苯乙烯電容。ICL7650型精密運(yùn)放和IC7660型DC/DC轉(zhuǎn)換器泵電容,均應(yīng)采用鉭電容。

能用低速器件就不用高速器件,高速器件只用在關(guān)鍵的地方。

12、消噪電路

帶隙基準(zhǔn)電壓源是一種作為電壓基準(zhǔn)的高穩(wěn)定度電壓源,目前正廣泛用于數(shù)字儀表、智能儀器及測(cè)試系統(tǒng)中。在基準(zhǔn)電壓輸出端并聯(lián)一只0.1UF的消噪電容,能濾除高頻噪聲。

當(dāng)電路的輸出狀態(tài)維持不變時(shí)允許加到輸入端的噪聲電壓最大值,稱(chēng)為電壓噪聲容限。噪聲容限愈高,說(shuō)明器件的抗干擾能力,應(yīng)盡量CMOS電路來(lái)代替TTL電路。CMOS電路的噪聲容限可達(dá)電源電壓的40%,而TTL電路大約只有電源電壓的16%。

13、電源即耦電容

中許多電路都是公用一個(gè)直流電源的。這就要求電源線不得在各電路之間引入干擾,并且當(dāng)負(fù)載發(fā)生變化時(shí)直流電源線上不應(yīng)產(chǎn)生波動(dòng)。但實(shí)際上很難做到,因?yàn)橹绷麟娫吹膬?nèi)阻抗,并且當(dāng)負(fù)載發(fā)生變化時(shí)直流電源線上不應(yīng)產(chǎn)生波動(dòng)。但實(shí)際上很難做到,因?yàn)橹绷麟娫吹膬?nèi)阻抗和電源引線的交流阻抗不可能為零。利用退耦電容不僅能降低直流電源的內(nèi)阻抗,還能避免各電路之間通過(guò)電源線相互干擾。

中使用了大量的數(shù)字IC,而每片數(shù)字IC本身都是一個(gè)脈沖干擾源,它們也會(huì)通過(guò)電源線相互干擾。解決辦法是在印制板電源進(jìn)線端并聯(lián)一只10UF~100UF鉭電容進(jìn)行電源退耦,同時(shí)在每個(gè)芯片的電源進(jìn)線端再并聯(lián)一只高頻、低分布的電感的陶瓷電容,容量一般取0.1UF,當(dāng)頻率超過(guò)15MHZ時(shí),可取0.01JF,電路如圖所示。退耦電容的引腳要盡量短。

數(shù)字IC的電源退耦電路  www.elecfans.com


上一頁(yè) 1 2 3 下一頁(yè)

評(píng)論


相關(guān)推薦

技術(shù)專(zhuān)區(qū)

關(guān)閉