星載環(huán)境FPGA軟件在軌重加載的一種方法

摘要：FPGA在空間系統(tǒng)中已經(jīng)廣泛應(yīng)用，為了滿(mǎn)足系統(tǒng)可靠性和可擴(kuò)展性的要求，實(shí)現(xiàn)FPGA軟件的在軌重加載迫在眉睫。根據(jù)FPGA的加載配置原理，以Xilinx公司的Virtex-Ⅱ系列FPGA為實(shí)例，介紹了FPGA在軌重加載的硬件電路設(shè)計(jì)以及軟件設(shè)計(jì)。經(jīng)過(guò)實(shí)驗(yàn)室測(cè)試驗(yàn)證，該設(shè)計(jì)方法合理可行，滿(mǎn)足星載環(huán)境下FPGA軟件在軌編程及重加載的設(shè)計(jì)需求。
關(guān)鍵詞：FPGA；在軌重加載；在軌編程；星載環(huán)境

0 引言
FPGA已經(jīng)廣泛應(yīng)用于星載信號(hào)處理系統(tǒng)中，然而其在空間環(huán)境中的可靠性設(shè)計(jì)是一個(gè)難題。一方面，F(xiàn)PGA軟件可能受到外部空間環(huán)境影響而產(chǎn)生各種問(wèn)題，特別是單粒子效應(yīng)造成的FPGA程序出錯(cuò)，其導(dǎo)致的后果是嚴(yán)重的甚至是災(zāi)難性的；另一方面，當(dāng)FPGA軟件本身存在設(shè)計(jì)缺陷或者由于衛(wèi)星系統(tǒng)改變應(yīng)用需求時(shí)，若能實(shí)現(xiàn)星載環(huán)境下FPGA軟件的遠(yuǎn)程更新升級(jí)，其軟件系統(tǒng)的生命周期便可以得到延長(zhǎng)，同時(shí)產(chǎn)生的經(jīng)濟(jì)效益也是不可估量的。
為此，本文介紹一種星載環(huán)境下FPGA軟件在軌重加載的方法，通過(guò)星上系統(tǒng)的1553B接口接收FPGA配置數(shù)據(jù)文件，在DSP和CPLD的控制下，靈活地實(shí)現(xiàn)FPGA程序的在軌編程及重加載。

1 FPGA加載原理
基于SRAM工藝的FPGA由于在掉電后配置數(shù)據(jù)丟失，因此需要在上電后對(duì)其進(jìn)行加載，而配置數(shù)據(jù)被保存在外部的非易失存儲(chǔ)器中。
Xilinx公司的Virtex-Ⅱ系列FPGA通過(guò)芯片配置管腳MODE PIN(M0，M1，M2)，可以實(shí)現(xiàn)5種配置模式，詳見(jiàn)表1。

上述5種模式中，JTAG邊界掃描模式具有最高的優(yōu)先級(jí)，其加載方式是通過(guò)專(zhuān)用JTAG口對(duì)FPGA進(jìn)行訪(fǎng)問(wèn)。SelectMAP模式實(shí)際上就是并行模式，其加載時(shí)的數(shù)據(jù)訪(fǎng)問(wèn)位寬為8 b，加載過(guò)程與串行模式相同。主模式和從模式的區(qū)別在于時(shí)鐘是由FPGA自身提供，亦或是外部提供，當(dāng)FPGA主動(dòng)輸出時(shí)鐘時(shí)即為主模式，反之即為從模式。
FPGA的配置過(guò)程如圖1所示，主要由3個(gè)階段8個(gè)步驟組成。FPGA在Slave SelectMAP模式下配置過(guò)程中使用的信號(hào)包括：PROG_B，INIT_ B，CCLK，CS_B，RDWR_B，DATA[0：7]，BUSY，DONE，其時(shí)序關(guān)系如圖2所示。

根據(jù)圖1和圖2，Slave SelelctMAP模式下，F(xiàn)PGA加載過(guò)程描述如下：
第1階段：?jiǎn)?dòng)和初始化，分為3個(gè)步驟：
FPGA上電正常后，通過(guò)PROG_B引腳低脈沖進(jìn)行FPGA異步復(fù)位，使得FPGA內(nèi)部邏輯清零；PROG_B拉高后，停止外部復(fù)位，INIT_B引腳會(huì)在自動(dòng)產(chǎn)生一個(gè)由低到高的跳變，指示FPGA內(nèi)部初始化完成，可以進(jìn)行數(shù)據(jù)下載；FPGA檢測(cè)其專(zhuān)用的配置模式管腳M0～M2的電平，從而確定加載模式。
第2階段：比特流加載，分為4個(gè)步驟。INIT_B信號(hào)變高后，不需要額外的等待時(shí)間，Virtex器件就可以立即開(kāi)始數(shù)據(jù)的配置。比特流數(shù)據(jù)在外部CCLK信號(hào)上升沿按字節(jié)方式置入。其中的Synchronization(同步)、Device ID Check(檢測(cè)器件ID號(hào)和配置數(shù)據(jù)中的ID號(hào)是否匹配)、Load Configuration Data(下載數(shù)據(jù)流)和CRCCheck(CRC校驗(yàn))對(duì)用戶(hù)是完全透明的，同步字、配置數(shù)據(jù)中ID號(hào)和CRC校驗(yàn)和都是在生成配置數(shù)據(jù)文件時(shí)和配置數(shù)據(jù)一起打包，嵌入在配置數(shù)據(jù)文件當(dāng)中。
第3階段：Startup啟動(dòng)。在成功校驗(yàn)CRC碼位后，F(xiàn)PGA進(jìn)入Startup狀態(tài)。它是由8相狀態(tài)機(jī)實(shí)現(xiàn)的，中間包括等待DCM鎖相、DCI匹配等幾個(gè)狀態(tài)，最后FPGA釋放外部DONE引腳，對(duì)外輸出高阻態(tài)，由外部上拉高，指示FPGA加載成功。