新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于FPGA的高速AD轉(zhuǎn)換

基于FPGA的高速AD轉(zhuǎn)換

作者: 時間:2012-06-25 來源:網(wǎng)絡(luò) 收藏

編程設(shè)計(jì)采用VHDL語言。VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)、行為、功能和接口。除了含有許多硬件特征的語句外,VHDL的語言形式和描述風(fēng)格與句法十分類似于一般的計(jì)算機(jī)高級語言。一個完整的VHDL語言程序通常含有5個部分:實(shí)體(Entity)、結(jié)構(gòu)體(ArcbAtecture)、配置(Configuration)、程序包(Package)和庫(Library)。
源程序中的結(jié)構(gòu)體定義如下。注意ADS7890的輸入對應(yīng)的是EP2C35F672C6的輸出。
e.JPG

fpga相關(guān)文章:fpga是什么




關(guān)鍵詞: FPGA 高速AD轉(zhuǎn)換

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉