基于FPGA的數(shù)字激光自動(dòng)功率控制系統(tǒng)設(shè)計(jì)

摘要：半導(dǎo)體激光器的自動(dòng)功率控制是解決激光器閾值漂移的重要手段，本文設(shè)計(jì)了一個(gè)基于FPGA的數(shù)字激光自動(dòng)功率控制系統(tǒng)，該控制系統(tǒng)主要由光電檢測(cè)、A／D轉(zhuǎn)換、SOC控制、APC判定、PWM反饋輸出及低通濾波幾個(gè)部分組成。該自動(dòng)功率控制系統(tǒng)使用硬件資源少，根據(jù)不同的設(shè)計(jì)要求，通過增加PWM模塊和簡(jiǎn)單的模擬器件或者改變控制寄存器的設(shè)置，就可以實(shí)現(xiàn)多級(jí)激光功率和多個(gè)激光器的控制，可以大大縮短設(shè)計(jì)周期。
關(guān)鍵詞：半導(dǎo)體激光器；自動(dòng)功率控制；現(xiàn)場(chǎng)可編程門陣列；閾值；漂移

自從激光器在1960年發(fā)明以來，在激光通信中已經(jīng)成為了不可或缺的關(guān)鍵設(shè)備，半導(dǎo)體激光器(LD)是用于高速率光傳輸系統(tǒng)的有吸引力的光源，然而，遺憾的是LD的閾值隨溫度和壽命變化，且因器件的不同表現(xiàn)出現(xiàn)較大的差異。LD的閾值隨著溫度的升高而明顯增大。LD閾值的漂移，給使用帶來很大的不便，如果采用固定的偏流，則必然引起輸出光脈沖峰值功率的浮動(dòng)，而且，閾值的漂移破壞了已經(jīng)設(shè)計(jì)好的工作點(diǎn)，從而引起有害光電延遲、張弛振蕩等現(xiàn)象。在LD高速工作時(shí)，這種現(xiàn)象的危害是不可忽視的。為了克服這些弊病，必須對(duì)輸出功率進(jìn)行控制，使LD的工作能夠維持在正確的工作點(diǎn)上。
姚嘉陵等曾設(shè)計(jì)基于模擬電路的APC自動(dòng)激光功率控制電路，通過反饋來自動(dòng)調(diào)整預(yù)偏置電流來達(dá)到穩(wěn)定LD輸出功率的控制?；驹硎且环矫鎸D背向輸出的光功率經(jīng)背向光探測(cè)器PD進(jìn)行檢測(cè)，然后經(jīng)過放大器1進(jìn)行放大，送到比較器的反相輸入端；另一方面，輸入信號(hào)和從直流穩(wěn)壓電源中取出的直流參考電壓經(jīng)過放大器2放大后送入比較器的同相輸入端，比較器的輸出作為反饋被送到LD的驅(qū)動(dòng)端，調(diào)節(jié)偏流，達(dá)到穩(wěn)定LD輸出功率的目的。
模擬電路方法實(shí)現(xiàn)的優(yōu)點(diǎn)是增益控制比較穩(wěn)定，缺點(diǎn)是需要加入的器件較多，且隨著使用時(shí)間的增加，模擬器件老化會(huì)影響反饋控制的誤差，另外，輸出的激光功率固定不可變，不能實(shí)現(xiàn)多級(jí)功率的控制。
筆者提出一種基于FPGA的全數(shù)字激光器功率自動(dòng)控制系統(tǒng)，不但可以大大簡(jiǎn)化電路結(jié)構(gòu)，減少成本，同時(shí)消除由器件老化帶來誤差，還可以方便的改變激光器的輸出功率和實(shí)現(xiàn)激光器多級(jí)功率的控制。

1 自動(dòng)功率控制系統(tǒng)整體結(jié)構(gòu)
基于FPGA的激光功率自動(dòng)控制系統(tǒng)結(jié)構(gòu)如圖1所示其工作原理是：將半導(dǎo)體激光器LD背向輸出的光功率經(jīng)背向光探測(cè)器PD進(jìn)行檢測(cè)后，轉(zhuǎn)換成模擬電壓信號(hào)，該模擬電壓信號(hào)經(jīng)過A／D轉(zhuǎn)換芯片的采樣和轉(zhuǎn)換，轉(zhuǎn)換成代表LD實(shí)際輸出功率的數(shù)字信號(hào)，該數(shù)字信號(hào)被送入FPGA芯片中的APC(自動(dòng)功率控制模塊)進(jìn)行分類、比較和處理，最終輸出調(diào)整后的激光器數(shù)字偏流信號(hào)，數(shù)字偏流信號(hào)經(jīng)過FPGA內(nèi)部的PWM模塊和外部的模擬低通濾波器轉(zhuǎn)換成模擬信號(hào)，來驅(qū)動(dòng)半導(dǎo)體激光器LD。SOC用于設(shè)置多級(jí)激光器輸出功率設(shè)置，APC的工作、停止等控制。
如圖1所示，本文所設(shè)計(jì)的全數(shù)字激光器自動(dòng)功率控制系統(tǒng)由A／D轉(zhuǎn)換器、FPGA功能設(shè)計(jì)模塊和模擬低通濾波器3個(gè)部分組成。

2 FPGA模塊設(shè)計(jì)
本設(shè)計(jì)使用的是Avnet Design Services公司設(shè)計(jì)的FPGA評(píng)估板，該評(píng)估板使用的是Xilinx公司XC4VLX25-FF668型FPGA芯片。同時(shí)，板上還有32MB的DDR SDRAM和8MB的Intel StrataFlash，10／100M自適應(yīng)以太網(wǎng)接口、USB2．0接口和RS232串行接口，128x64的OLED(Organic Light Emitting Diode)圖形顯示，3組140針通用I／O連接器(AvBus)等硬件結(jié)構(gòu)組成。