基于FPGA的串行外圍接口SPI設(shè)計(jì)與實(shí)現(xiàn) 作者: 時(shí)間:2012-05-07 來(lái)源:網(wǎng)絡(luò) 加入技術(shù)交流群 掃碼加入和技術(shù)大咖面對(duì)面交流海量資料庫(kù)查詢(xún) 收藏 下面是用Verilog HDL 設(shè)計(jì)的SPI 主機(jī)模塊(CPOL =0,CPHA=1)的主要程序,程序中省去了變量的聲明,并在注釋中對(duì)這些變量作了說(shuō)明。 上一頁(yè) 1 2 3 4 下一頁(yè)
評(píng)論