基于CPLD的系統(tǒng)硬件看門狗設(shè)計(jì)

仿真波形2如圖5所示。由仿真波形可看出，在EN高電平時(shí)，不會(huì)輸出喂狗信號(hào)，使能信號(hào)測(cè)試通過(guò)，喂狗信號(hào)存EN使能時(shí)如不能存限定時(shí)間內(nèi)喂狗，則輸出系統(tǒng)復(fù)位信號(hào)。由仿真波形看出功能得到實(shí)現(xiàn)。
3．2 硬件平臺(tái)驗(yàn)證
在伺服控制器上對(duì)基丁CPLD的硬件看門狗功能進(jìn)行驗(yàn)證。DSP上電初始化完成后，先止常輸出喂狗信號(hào)一段時(shí)間，然后停止輸出喂狗信號(hào)，通過(guò)示波器捕獲CPLD輸出的系統(tǒng)復(fù)位信號(hào)，波形如圖6所示，光標(biāo)1是系統(tǒng)復(fù)位信號(hào)SYS_RST波形，光標(biāo)2是DSP輸出的喂狗信號(hào)WDT波形。從波形圖前半段可以看出，WDT正常喂狗時(shí)，SYS_RST保持高電平，當(dāng)WDT保持高電平一段時(shí)間后SYS_RST輸出低電平，實(shí)現(xiàn)系統(tǒng)復(fù)位。復(fù)位后經(jīng)過(guò)一段時(shí)間的初始化過(guò)程后，WDT開(kāi)始正常喂狗。

通過(guò)以上軟件的功能仿真和硬件平臺(tái)上的驗(yàn)證，可以看出，基于FPGA／CPLD的系統(tǒng)外部硬件看門狗的功能得到實(shí)現(xiàn)，與預(yù)期目標(biāo)吻合。

結(jié)語(yǔ)
在數(shù)字伺服控制系統(tǒng)中，利用其中已包含的CPLD或FPGA電路設(shè)計(jì)硬件看門狗模塊，既可以滿足系統(tǒng)對(duì)硬件看門狗功能的需求，又可以節(jié)省專用的看門狗芯片，節(jié)省電路板的空間，提高了系統(tǒng)的可靠性，提高了可編程邏輯器件的資源利用率，并且可以針對(duì)不同的系統(tǒng)上電、復(fù)位等時(shí)序要求靈活配置時(shí)間參數(shù)。經(jīng)驗(yàn)證，沒(méi)計(jì)達(dá)到了看門狗電路的功能要求，能夠有效保證軟件的可靠性，亦可應(yīng)用于其他數(shù)字控制系統(tǒng)平臺(tái)。