新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > VHDL語言及其應(yīng)用介紹

VHDL語言及其應(yīng)用介紹

作者: 時(shí)間:2012-04-28 來源:網(wǎng)絡(luò) 收藏

3.2 仿真結(jié)果分析

本文引用地址:http://m.butianyuan.cn/article/190448.htm

  利用MAX+PLUSⅡ?qū)τ?a class="contentlabel" href="http://m.butianyuan.cn/news/listbylabel/label/VHDL">VHDL編寫的主控制電路程序進(jìn)行編譯和仿真,由分析知,主干道和支干道的控制燈正常工作時(shí)只有4種狀態(tài),而這4種狀態(tài)完全取決于按鍵SM(主干道來車信號(hào))和SB(支干道來車信號(hào)),故本設(shè)計(jì)主控制電路的仿真結(jié)果共有4個(gè),由于當(dāng)SM和SB都是 低電平(為0)時(shí),所有的指示燈都為低電平,即都不被點(diǎn)亮,故可分3種情況討論仿真結(jié)果,由于篇幅所限,本文只給出主干道有車、支干道有車時(shí)的仿真結(jié)果。

  當(dāng)主、支干道都有車時(shí),這種情況相對(duì)復(fù)雜,他體現(xiàn)了控制器的精華部分,為了把此時(shí)的仿真波形更加具體化,特分3張圖來詳細(xì)說明其工作過程,如圖3所示。

  

主

  由圖3(a)知,控制器剛開始工作時(shí),主干道綠燈、支干道紅燈被點(diǎn)亮,控制器處于狀態(tài)S1(本設(shè)計(jì)輸出延遲0.5 s,符合要求)。由圖3(b)分析知,當(dāng)主、支干道都有車時(shí),狀態(tài)S1保持到第30 s后,開始轉(zhuǎn)向狀態(tài)S2,即主干道由黃燈轉(zhuǎn)為綠燈亮并保持4 s,支干道紅 燈持續(xù)亮并也保持4 s,4 s后,控制器開始向狀態(tài)S3轉(zhuǎn)變,主干道由黃燈亮轉(zhuǎn)為紅燈亮,支干道由 紅燈亮轉(zhuǎn)化為綠燈亮。由圖3(a)和(b)知當(dāng)主支干道都有車時(shí)前半階段支干道的紅燈被點(diǎn) 亮的時(shí)間等于主干道黃燈和綠燈的時(shí)間被點(diǎn)亮的時(shí)間(34 s),符合前述的設(shè)計(jì)情況。

  狀態(tài)S3一直保持了30 s,即在第64 s時(shí)發(fā)生了變化,開始向狀態(tài)S4轉(zhuǎn)變,支干道由綠燈亮轉(zhuǎn) 化為黃燈亮,主干道繼續(xù)保持紅燈亮4 s,4 s過后,也就是在第68 s時(shí),控制器又由狀態(tài)S4 轉(zhuǎn)變?yōu)闋顟B(tài)S1,主干道由紅燈亮轉(zhuǎn)化為綠燈亮,支干道由黃燈亮轉(zhuǎn)變?yōu)榧t燈亮,完成了一個(gè) 周期的控制工作,由圖3(c)知在一個(gè)周期的下半段主干道紅燈亮的時(shí)間等于支干道黃燈和綠 燈被點(diǎn)亮的時(shí)間之和(34 s),經(jīng)分析知此程序完全實(shí)現(xiàn)了前述的控制要求。

  4 結(jié)語

  EDA技術(shù)徹底改變了數(shù)字系統(tǒng)的設(shè)計(jì)方法和實(shí)現(xiàn)手段,借助于硬件描述語言的國(guó)際標(biāo)準(zhǔn) 和強(qiáng)大的EDA工具,可減少設(shè)計(jì)風(fēng)險(xiǎn)并縮短周期,隨著語言使用范圍的日益擴(kuò)大,必將 給硬件設(shè)計(jì)領(lǐng)域帶來巨大的改革。


上一頁 1 2 下一頁

關(guān)鍵詞: VHDL

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉