高云半導體自主研發(fā)的邏輯綜合工具Gowin Synthesis支持VHDL硬件描述語言
全球增長最快的可編程邏輯公司-廣東高云半導體科技股份有限公司(以下簡稱“高云半導體”)近日宣布,高云半導體自主研發(fā)的邏輯綜合工具Gowin Synthesis支持VHDL(Very-High-Speed Integrated Circuit Hardware Description Language)硬件描述語言流程綜合。
本文引用地址:http://m.butianyuan.cn/article/202004/411602.htmVHDL語言誕生于1982年,最初是由美國國防部開發(fā)出來供美軍用來提高設計可靠性和縮減開發(fā)周期的一種使用范圍較小的設計語言。1987年,VHDL被IEEE確認為標準硬件描述語言。VHDL和Verilog是當前電子系統(tǒng)硬件行為描述領域最主流的兩種語言。此前,Gowin Synthesis已支持Verilog/System Verilog語言的全流程編譯綜合。
“VHDL語言的支持進一步完善了高云自主開發(fā)的綜合工具對傳統(tǒng)RTL語言的編譯支持,也進一步滿足了用戶在各類開發(fā)需求下的不同語言編譯或混合編譯需求?!备咴瓢雽w軟件資深總監(jiān)劉建華博士表示,“高云自主研發(fā)的綜合工具自發(fā)布一年多以來,在編譯質(zhì)量和用戶體驗上已經(jīng)受到了很多客戶的好評,也有很多用戶在自己的設計開發(fā)過程中將Gowin Synthesis作為默認首選的綜合工具,相信此次VHDL流程的支持,將為我們更多的用戶帶來更大的便利!”
VHDL編譯的支持,在完善Gowin Synthesis編譯流程的同時,也進一步完善了高云FPGA開發(fā)的整個工具鏈,高云將持續(xù)為用戶提供更加快速的器件支持、更優(yōu)質(zhì)的編譯結(jié)果和更好的用戶體驗。云源?設計軟件1.9.5版本將支持上述最新的邏輯綜合工具,同時延續(xù)Synplify Pro的支持。
評論