Altera StratixIV 100G開發(fā)方案介紹

時(shí)鐘

板上可編程時(shí)鐘振蕩器

SMA連接器，為收發(fā)器參考時(shí)鐘提供外部差分時(shí)鐘。

通用用戶輸入/輸出

DIP和按鍵式開關(guān)

LED

LCD

存儲(chǔ)器件

1-Gb同步閃存(主要用于存儲(chǔ)兩個(gè)FPGA配置——工廠和用戶配置)

板上存儲(chǔ)器

4個(gè)2-Gb DDR3 SDRAM

4個(gè)72-Mb QDR II SRAM

元件和接口

10/100/1000以太網(wǎng)PHY和RJ-45插頭

36個(gè)收發(fā)器通道

1個(gè)SFP+接口通道

1個(gè)具有EDC的SFP+接口通道

4個(gè)QSFP接口通道

10個(gè)CFP接口通道

20個(gè)Interlaken接口通道

溫度測(cè)量電路

管芯溫度

環(huán)境溫度

電源

14-V至20-V直流輸入

2.5-mm筒形插座，用于直流電源輸入。

On/off電源滑動(dòng)開關(guān)

板上電源測(cè)量電路

Quartus II軟件許可并沒有含在這一套件中

You can use this development kit to:

• Develop and test designs to interface with a variety of different optical modules.

• Develop and test Interlaken designs.

• Develop and test memory subsystems consisting of DDR3 or QDR II memory.

• Build designs capable of migrating to Altera’s HardCopy IV ASICs.