基于可編程展頻時鐘生成器的降低EMI干擾技術(shù)介紹

　　控制和降低EMI有兩個基本方法：抑制和吸收。最常用的降噪方法包括合理的設(shè)備電路設(shè)計、屏蔽、接地、過濾、隔離、分隔和定向、電路阻抗級控制、線纜設(shè)計和噪音消除等。

　　這些方法要求使用無源和有源元件，例如濾波器、扼流器、鐵氧體磁珠、箔片和??件，并結(jié)合PCB設(shè)計規(guī)則和展頻時鐘生成器(SSCG)。

圖3：Hershey Kiss展頻概圖的優(yōu)勢。

　　在源頭處解決EMI問題

　　EMC設(shè)計的一個基本原則是在PCB的源頭處減弱EMI。展頻法是指有意將特別帶寬中產(chǎn)生的輻射能量擴(kuò)展到頻率域，產(chǎn)生一個帶寬更大的信號。展品時鐘生成器(SSCG)就可以執(zhí)行這一功能。

　　在選擇展頻時鐘來減弱消費(fèi)電子產(chǎn)品的EMI時，開發(fā)人員必須確保以下幾點(diǎn)：

　　1) 系統(tǒng)必須通過EMI型式測試。良好的頻率概圖和調(diào)制頻率是最重要的。高質(zhì)量的Hershey Kiss頻率概圖在降低EMI上是性能最好的；與之相比，三角頻率概圖需要更大的擴(kuò)展量才能將EMI降低到同樣等級(見圖1至圖3)。調(diào)制頻率越高，就能將EMI降到更低的程度(如圖4)。

　　2)即便展頻有副作用，也要保持系統(tǒng)性能。首先，PLL必須運(yùn)行于一個理想狀態(tài)，例如較高的PFD和VCO頻率和適當(dāng)?shù)膸挼鹊?。第二，頻率擴(kuò)展量必須盡可能小，以便保持較高的系統(tǒng)時序余度和較低的周期間抖動。頻率擴(kuò)展量更小，系統(tǒng)的平均頻率就不會降低太多，因而系統(tǒng)的運(yùn)行速度也就不會那么慢。

　　3)要將對系統(tǒng)總成本的影響最小化。在消費(fèi)電子產(chǎn)品中，展頻時鐘芯片的價格向來是一個主要的價格問題。但是，在最近幾年消費(fèi)電子產(chǎn)品復(fù)雜性越來越高的同時，開發(fā)人員也要慎重考慮開發(fā)成本和風(fēng)險。

　　比如，在抑制EMI和抖動中即便只有一項要求沒有達(dá)到，消費(fèi)電子產(chǎn)品的系統(tǒng)時鐘需要調(diào)整的可能性就更大。可編程型抑制EMI的方法的靈活性，可以大大降低開發(fā)成本和風(fēng)險，從而確保滿足所有要求。

圖4：通過調(diào)制頻率降低EMI。

　　展頻時鐘生成器

　　展頻時鐘生成器(SSCG)可分成可編程和不可編程兩種，也可以根據(jù)其是否有Hershey Kiss頻率還是三角展頻來分類。不同消費(fèi)電子產(chǎn)品的展頻時鐘對于頻率、中心或向下擴(kuò)展、擴(kuò)展量、調(diào)制頻率、Hershey Kiss或三角展頻等的要求是不同的。

　　由于非可編程式展頻時鐘芯片是為特殊應(yīng)用定制的，頻率范圍和擴(kuò)展量只有幾個固定的可選項，要在最大化成本/性能的同時滿足最優(yōu)展頻要求，就變得非常困難。

　　市場上大部分固定功能的時鐘芯片都有多個固定的可選擇輸入頻率范圍(如20-40MHz, 40-80MHz和80-160MHz)以及擴(kuò)展率(如0.5%, 1%, 2%和3%)。要實(shí)現(xiàn)優(yōu)化，就需要兩套PLL參數(shù)，一套針對EMI抑制性能，另一套面向PLL性能。